[VHDL编程] EDA_clock1

说明：电子秒表电路，可在开发版上下载运行，verlog开发-electronic stopwatch circuit may download the development version running verlog Development
<李佳丽> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] jow_order

说明：这是我准备电子设计大赛时，用VHDL写的一个自动打铃系统，很好的学习资料。-This is when I am going to Electronic Design Contest, use VHDL to write an automatic bell playing system, a very good learning materials.
<shuwei> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] dds_sin

说明：此程序是基于fpga的多功能的信号源程序，能调相，调频，调幅等。-This program is based on fpga s versatile signal source can be PM, FM, AM and so on.
<xiaoming> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] signal_gaojindu

说明：信号源的verilog代码,已经调试通过，很有参考价值-verilog code of signal source
<程南> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] fpga

说明：quartus 难得一见的中文教程，fpga必读-quartus rare Chinese tutorial, fpga Required
<张业> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] traffic_control1

说明：十字路*通灯控制。包括数码管时间显示，LCD显示，蜂鸣器驱动，课程设计，已经通过测试。-Crossroads traffic lights control. Digital tube display, LCD display, buzzer driver, curriculum design, has been tested.
<ksing> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] VHDL-Files

说明：北京化工大学EDA实验源代码。内含有显示8位学号，显示电压值控制，显示时钟，还有一次大实验，用到包的调用。-Beijing University of Chemical Technology EDA experiment source code. Contains 8 student number is displayed, display the voltage value of the control to display the
<高水水> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] FPGADE270CACULATOR

说明：本文介绍了一个简单的计算器的设计，该设计采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在LCD1602上。-This article describes a simple calculator design that uses a field programmable logic device FPGA design and VHDL language based on arithmetic f
<南宫崔浩> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] QuartusIIjianming

说明：QuartusII中文简明使用手册，对于搞硬件开发的初学者很有用。-QuartusII Chinese condensed manual, engage in hardware development is useful for beginners.
<贾军雨> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] EX4-DA_TLC5615

说明：主要实现AD转换模块的驱动，包括AD的测试模块。-The main driver to achieve AD conversion module, including AD test modules
<蔡润泽> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] RQDQ-4

说明：4人抢答器，计时器和抢答器综合，开始抢答时，计时器从20s开始倒计时，如果无人抢答，计时器到0时报警器响3s，有人抢答，数码管会显示第几人抢答。-4 hours of answering device, timer and answer device synthesis, began to answer, the timer 20s countdown, if no one answer, the timer to 0 when th
<刘洋> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的DDS信号发生器，可产生频率可调的正弦波(DDS signal generator based on FPGA)
<cdy> 在 2025-01-20 上传 | 大小：3.24mb | 下载：0