[VHDL编程] pre_norm_addsub

说明：一种用VHDL语言描述的浮点前规格化的源代码编程-VHDL language used to describe a floating-point before the standardized programming source code
<zhshup> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_mul

说明：一种用VHDL语言描述的浮点乘前规格化的源代码编程-VHDL language used to describe a floating-point by the source code before the standardized programming
<zhshup> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] pre_norm_div

说明：一种用VHDL语言描述的浮点除前规格化的源代码编程-VHDL language used to describe a floating-point addition to the source code before the standardized programming
<zhshup> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_sqrt

说明：一种用VHDL语言描述的浮点平方根前规格化的源代码编程-VHDL language used to describe a floating-point square root of the source code before the standardized programming
<zhshup> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] addsub_28

说明：一种用VHDL语言描述的加减算法的源代码编程-A VHDL language to describe the addition and subtraction algorithm source code programming
<zhshup> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] zzx

说明：这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的，尤其在通信线路方面的复用和分解方面，原理上就是一个串并转换和并串转换的过程。举个简单的例子，计算机串口发送数据的过程，如果满足发送条件了，其实就是一个并串转换的过程了。好了，废话不说，看代码就是。 写完一看，一个并串转换居然搞了这么大，有点失败。但是整个代码已经通过了后仿真，而且思路还是比较清楚的，可靠性和稳定性方面也应该没有问题滴，呵
<zzx> 在 2025-01-20 上传 | 大小：7kb | 下载：0

[VHDL编程] 5956446verilog_ppt

说明：具体介绍VHDL的原理，附带相关的例程。欢迎大家收藏下载-Introduced the principle of specific VHDL, incidental related routines. Welcome to the collection download
<李哲> 在 2025-01-20 上传 | 大小：257kb | 下载：0

[VHDL编程] shiyandecode38

说明：练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真-VHDL design practice with logic, to use VHDL to design a 3-8 decoder, its timing simulation
<李侠> 在 2025-01-20 上传 | 大小：27kb | 下载：0

[VHDL编程] VerilogHDL

说明：Verilog HDL 入门教程，可供参考。-Verilog HDL Started Guide is available for reference.
<jerome> 在 2025-01-20 上传 | 大小：257kb | 下载：0

[VHDL编程] ssz

说明：数字钟，用VHDL写的各个模块，顶层用图形编辑，在实验箱上完全通过-Digital clock, using VHDL written by various modules, top-level graphics editing, in the experimental box completely through
<kevin liu> 在 2025-01-20 上传 | 大小：251kb | 下载：0

[VHDL编程] VHDL_src_files

说明：这些是我在学习VHDL语言的过程中，自己试验过的以及自己编的一些程序，希望上传和大家分享一下，共同进步！谢谢！-These are my VHDL language in the learning process, and tested their own some of the procedures, I hope to upload and share with you, and common progress! Thanks!
<lijq> 在 2025-01-20 上传 | 大小：70kb | 下载：0

[VHDL编程] Xilinx_sparten3E_communication_between_key_board_a

说明：在Xilinx Spartan-3E的开发板中，实现键盘和VGA显示器的通信的源代码，与大家分享：-In the Xilinx Spartan-3E development board, the realization of the keyboard and VGA display the source code of communication to share with you:
<lijq> 在 2025-01-20 上传 | 大小：2kb | 下载：0