[VHDL编程] seq

说明：实现序列检测功能，新手编程，已经在modelsim里检验过了功能完整，内附模块化testbench(Sequence detection function, novice programming)
<橙鸽 > 在 2024-10-09 上传 | 大小：2048 | 下载：0

[VHDL编程] DDS波形发生器

说明：DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)
<jacktk@buaa.edu.cn > 在 2024-10-09 上传 | 大小：395264 | 下载：0

[VHDL编程] cordic

说明：使用verlog语音实现cordic 算法，在DE2 115平台上已验证。(Implementation cordic algorithm)
<chen_zc > 在 2024-10-09 上传 | 大小：3072 | 下载：0

[VHDL编程] Digital_clock

说明：教程 基于FPGA的智能闹钟，控制NOKIA5110(Intelligent alarm clock based on FPGA, control N O K I A 5110)
<Terence Zhao > 在 2024-10-09 上传 | 大小：636928 | 下载：0

[VHDL编程] verilog_curr_design

说明：基于Verilog的乒乓球游戏机，由按键代替发接球(Table tennis game machine based on Verilog language, using the buttons to serve and catch..)
<柴老师 > 在 2024-10-09 上传 | 大小：974848 | 下载：0

[VHDL编程] 实验二 DDS实验

说明：FPGA 实验程序 DDS 实验程序(FPGA PROCEDURE SHANDONG UNIVERSITY)
<mengxingdeyu > 在 2024-10-09 上传 | 大小：16808960 | 下载：0

[VHDL编程] Synchronous FIFO

说明：用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示(mplementation of a synchronous first in first out (FIFO) queue design with 16*8 RAM. A write FIFO that con
<渔火 > 在 2024-10-09 上传 | 大小：264192 | 下载：0

[VHDL编程] ug_altlvds

说明：altera lvds 官方使用指南 2016年8月15日版本(altera lvds 2016-8-15)
<下载一年 > 在 2024-10-09 上传 | 大小：1539072 | 下载：0

[VHDL编程] SystemVerilog

说明：有三篇systemVerilog的经典书，对学习很有帮助(There are three classic books of SystemVerilog, helpful for learning)
<trixie > 在 2024-10-09 上传 | 大小：14621696 | 下载：0

[VHDL编程] eetop.cn_UVM

说明：UVM 的 入门实例，一个完整的能够跑通的实例。其中包括DUT代码，Testbench代码，(UVM entry example, a complete example of running through. These include the DUT code, the Testbench code,)
<西麦 > 在 2024-10-09 上传 | 大小：3037184 | 下载：0

[VHDL编程] uart_test

说明：描述了利用spatran6系列的FPGA，进行串行异步通信的uart串口实现代码(Describes the use of spatran6 series of FPGA, serial asynchronous communication uart serial port to achieve the code)
<cy白菜 > 在 2024-10-09 上传 | 大小：360448 | 下载：0

[VHDL编程] pll_test

说明：描述了利用spartan6系列FPGA，实现PLL锁相环的功能代码(Describes the use of spartan6 series FPGA, PLL PLL to achieve the functional code)
<cy白菜 > 在 2024-10-09 上传 | 大小：232448 | 下载：0