资源列表
[VHDL编程] reg-a-wire
说明:verilog 使用中reg 与 wire 区别及使用方法-verilog using the difference between reg and wire and method of use<张树强> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] touch_screen_verilog
说明:一段用于在触摸屏上显示内容的显示代码,可帮助朋友解决一些需要在触摸屏上进行显示的问题-Touch screen display code<王国成> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] speaker_divider
说明:FPGA上蜂鸣器的驱动及测试程序,Verilog HDL语言-The divider and test program of the speaker on FPGA, in Verilog HDL language.<吴笑> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] Find_The_Prime
说明:VHDL 代码,用于查找一个数列的素数搜寻器。-Prime Number comparator<hzhou> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] uart-con
说明:This is a vhdl file for implementing UART.<hirako shinnji> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] AD7938controllor-VHDL
说明:VHDL语言的有限状态机法控制8位/12位自动转换通道模数转换器AD7938-VHDL, FSM method to control 8-bit/12-bit ADC AD7938 auto-conversion channel<> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] ourdev_461286
说明:时钟分频器源代码,使用在fpga中,直接可以使用的源代码-Clock divider source code, used in the fpga, direct source code can be used<lv> 在 2024-11-21 上传 | 大小:2kb | 下载:0
[VHDL编程] fenpinqi-VerilogHDL
说明:各种分频器的VerilogHDL语言编写,有通过计数器实现的奇分频,偶分频,任意分频-Various divider VerilogHDL language, there is achieved through the odd frequency counter, even frequency, any frequency<王体奎> 在 2024-11-21 上传 | 大小:2kb | 下载:0