资源列表

« 1 2 ... .31 .32 .33 .34 .35 3636.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程lpm_mux0

说明:数据选择器 6选一,功能强大,用于数字中等六位选一位的器件-Data Selector
<shimaomao> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程gray_unitary

说明:图像数据压缩,用于对视频流的数据动态跟踪范围-video data compress
<贺明> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程RGB2YCbCr

说明:视频格式空间转换 verilog语言实现-Space conversion video format verilog language
<steven> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程2_bit_comparator

说明:2 bit comparator in vhdl language by gadge ajay ,pune
<ajay> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程viterbi

说明:高效率的viterbi译码,对通信中的卷积码进行译码-Efficient viterbi decoding of communications for decoding convolutional codes
<顾冰> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程final

说明:verilog code for finalisation
<savitha> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程c8

说明:QPSK 调制 与 解调的源代码 可综合 出波形-QPSK modulation and demodulation of the source code
<回海生> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程DAC5662

说明:DAC5662 verilog control code
<alan chen> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程Hardware_Multiplier

说明:用VHDL写的硬件乘法器,以及测试过了,一个时钟周期内完成乘法运算。被乘数、乘数的宽度通过通用属性GENERIC参数改变而轻松改变,硬件除法器也快好了。-Written by VHDL hardware multiplier, and tested, and a clock cycle multiplication. Multiplicand, multiplier width parameter changes through the
<周磊> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程h_adder

说明:采用VHDL语言编写的半加器程序,希望对大家有用。-VHDL language using the half adder program, we hope to be useful.
<鲁天> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程booth

说明:8位改进型booth算法的verilog源代码-8bit booth verilog
<rrtt> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程sd_card_test

说明:基于fpga的sopc系统的sd卡调试程序-System based on fpga s sopc debugger sd card
<陈小林> 在 2025-01-18 上传 | 大小:2kb | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 3636.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org