[VHDL编程] oc_i2c_master_top_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] oc_i2c_master_byte_ctrl_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDL_FIR_PRO_scr

说明：可编程的FIR滤波器VHDL实现，只要输入FIR的阶数以及系数，就可在FPGA中实现FIR滤波器-Programmable FIR filter VHDL implementation, simply enter the order number as well as the FIR coefficients, we can implement FIR filters in FPGA
<wuyihua> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] dpmem2clk.tar

说明：Dual port memory VHDL/Verilog design
<Ravi> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] AD9826

说明：用VHDL语言编的视频AD传感器AD9826的驱动程序-the driver of AD9826
<Light Reed> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] 0917afifo_s

说明：采用同步异步信号的方式，将两个CLK统一到同一个时钟下工作，用同步FIFO实现异步FIFO-Asynchronous signals using synchronous way, two a clock CLK to the same uniform to work, using synchronous FIFO Asynchronous FIFO
<范小虎> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] uart_vhdl

说明：异步通信接口包括测试文件，有三个模块组成-Asynchronous communication interfaces, including the test file, there are three modules
<renyanfeng> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] TS201_LINK_TRANSFER

说明：Ts201 link port verilog
<uuii9o> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：uart接口读写控制器，已经在fpga上测试通过-uart interface to read and write controller, has been tested by fpga
<zhuq> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] renyimo

说明：这是一个用VHDL编写的计数器，是一个任意模的计数器，不过是个异步的-This is a work written in VHDL counter, is an arbitrary module of the counter, but is an asynchronous
<蔡斌> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] timeinterrupt

说明：timeinterrupt 在FPGA上实现定时、计数中断功能-timeinterrupt in the FPGA to achieve timing, counting interrupt function
<成吉> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] frq_cnt

说明：Frequency Counter in VHDL.
<mr_adam> 在 2025-01-24 上传 | 大小：3kb | 下载：0