[VHDL编程] signaltap_la

说明：基于FPGA的逻辑分析仪的软核设计。已通过调试，好用。-FPGA-based logic analyzer soft-core design. Has passed the commissioning, easy to use.
<ql> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] LAPS

说明：自己实现的一个简单LAPS协议处理器,VHDL语言实现-Their implementation with a simple LAPS protocol handler
<xu> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA_double_DDS

说明：High performance double sinusoidal oscillator having frequency and phase programmable. -High performance double sinusoidal oscillator having frequency and phase programmable.
<bruny> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：VHDL编写的异步输入输出接口控制程序 从网易博客上下的-VHDL write asynchronous input and output interfaces control the process from top to bottom Netease blog
<sunyuqi> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] UART

说明：UART verlog 源码-UART verlog.......................
<chy> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS_VERILOG

说明：verilog dds 在发生正弦波时，很好的参考代码-verilog dds
<王洋> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] DFNL

说明：On-chip synchronization is achieved by connecting the CLKFB input to a point on the global clock network driven by a BUFG, a global clock buffer. The BUFG connected to the CLKFB input of the DCM must be sourced from
<shad> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] max197

说明：FPGA实现MAX197读写程序，经过验证-FPGA control 12bAD max197
<刘义红> 在 2025-01-24 上传 | 大小：3kb | 下载：1

[VHDL编程] hdlc_1

说明：高级链路控制的HDLC发送，写的还行，需要使用93版本的VHDL格式-Advanced Link Control HDLC to send, write that still need to use the 93 version of the VHDL format
<宋珂> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] sequenceur_demo

说明：sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制-sequenceur，control
<henin> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] 61EDA_D994

说明：基于FPGA的 温度传感器 DS18B20接口设计-FPGA DS18B20
<碧雪情空> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] ad_converter

说明：该代码可实现FPGA对AD转换器的控制，使用的是状态机-THE CODE CAN REALIZE THAT XILINX FPGA CONTROL AD CONVERTER BY USING STATEMENT MECHIN3
<hejianjun> 在 2025-01-24 上传 | 大小：3kb | 下载：0