资源列表
[VHDL编程] 20080402090643447
说明:一篇关于利用VHDL语言设计的南北交通灯-VHDL language on the use of a north-south traffic light design<answerquestions> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] viterbi
说明:verilog程序,实现了(2,1,4)卷积码编码,和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder<xiongherui> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] my_uart_top
说明:实现的功能如题,就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。使用的是串口UART协议进行收发数据。上位机用的是老得掉牙的串口调试助手-To achieve the functions such as title, that is, to achieve FPGA receives data from the PC, and then receive data back fat. Using a UART serial p<刘虎> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] codeoffrequencydemultiplication
说明:分频程序,用vhdl语言编写的,适用于fpga初学者。-frequency demultiplication<QQ> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] DE2_70_pin_assignments
说明:de2-70的引脚配置文件,给各位急需分享一下,用于fpga的开发-de2-70 of the pin configuration files, to share that much-needed for the development of fpga<朱轶凌> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] fast_pll
说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design<dengxining> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] pfl_d
说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design<dengxining> 在 2025-01-24 上传 | 大小:3kb | 下载:0
[VHDL编程] ad_pll
说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design<dengxining> 在 2025-01-24 上传 | 大小:3kb | 下载:0