[VHDL编程] div16

说明：十六位的除法器，采用verilog hdl-16 of the divider using verilog hdl
<江浩> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl_miaobiao

说明：用vhdl实现秒表的功能，具有秒表功能,有分、秒显示，后期可以自己添加闹钟的模块。 -Use VHDL to achieve the functions of a stopwatch with a stopwatch function, who, seconds indicates that the latter can add their own alarm clock module.
<佘斌> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] 39709598spi

说明：spi接口程序，用VHDL写的，大家-spi interface program, written by VHDL, we
<黄坚> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] altera_Sine_CosineusingtheCORDICalgorithm

说明：计算机算术是微处理器运算的数学基础,其中一个非常重要的部分就是超越函数的计算问题。数学函数的VHDL实现-Computer arithmetic is a microprocessor based on mathematical computing, in which a very important part is the calculation of transcendental function. VHDL realization
<陈> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] ApbTimer

说明：PowerFull Apb Timer Controller
<esl> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c

说明：一个用状态机VHDL语言编写的I2C源代码-A state machine by VHDL language I2C source code
<蔡飞> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232

说明：RS232串口通信协议，verilog实现，通过FPGA完全调通。-RS232 serial communication protocol, verilog achieved entirely through the FPGA transfer pass.
<dingsheng> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] post_norm_addsub

说明：浮点加减运算的后规格化VHDL程序源代码，很不错，希望对大家有用-Floating-point addition and subtraction operations after the standardized VHDL source code, it is good, I hope all of you a useful
<zhshup> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] 2to10

说明：本文为用vhdl语言编写的2进制到10进制转换的程序，为doc格式，使用前复制于maxplus等相应软件中使用。-This article was prepared by using VHDL language 2 hex to 10 hex conversion procedures for the doc format, the use of pre-replication in maxplus, such as the use o
<网天才> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] vrilog

说明：包含交通灯实现等几个vrilog硬件编程的程序，基本均为老师亲自写的范本，供我们参考用的-Contains several traffic lights to achieve vrilog hardware programming procedures, teachers are personally write the basic template for our reference
<yangming> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] arbiter

说明：一个用verilog编写的总线仲裁程序。多个设备共享总线，不同设备的优先级是变化的，保证每个设备都有公平的使用总线的机会。-Verilog prepared a bus with arbitration proceedings. Multiple devices share the bus, the priority of different devices is changing to ensure that each device
<bao rui> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] gcd_disp

说明：最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd-Seven-Segment Display common denominator coding, various sources described in order to compile gcd_disp.vhd, vhdl.vhd, stim.vhd
<李扬> 在 2025-01-25 上传 | 大小：3kb | 下载：0