[VHDL编程] add

说明：Verilog 语言 加法器仿真调试过，没有任何问题 很简单的FPGA入门。-Verilog adder
<gaoshiguang> 在 2025-01-24 上传 | 大小：1.47mb | 下载：0

[VHDL编程] sutherland_FIFO_final

说明：Modeling FIFO Communication Channels Using SystemVerilog Interfaces
<townsxu> 在 2025-01-24 上传 | 大小：76kb | 下载：0

[VHDL编程] DAIMA-BLACK

说明：VHDL 语言的 能量感知的基础算法及sin 查表法 HEX，9-256-Energy VHDL language and perception on the basis of the algorithm sin lookup table HEX ,9-256
<涂欣> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ethernet_tri_mode

说明：三速以太网，仿真测试验证通过,VHDL编写，包含有说明文档和寄存器文档。-trimode ethernet
<李登峰> 在 2025-01-24 上传 | 大小：6.08mb | 下载：0

[VHDL编程] CHIKI

说明：VHDL IMPLEMENTATION CHIKI REP
<ttmos> 在 2025-01-24 上传 | 大小：158kb | 下载：0

[VHDL编程] RANS-SCHEM

说明：RANS SCHEM IMPLEMENTD VHDL
<ttmos> 在 2025-01-24 上传 | 大小：33kb | 下载：0

[VHDL编程] bot

说明：GPSDO VHDL CODE SCHEMATIC
<ttmos> 在 2025-01-24 上传 | 大小：41kb | 下载：0

[VHDL编程] ol_no_corr

说明：OL NO CORRECTION VHDL SOURCE CODE
<ttmos> 在 2025-01-24 上传 | 大小：307kb | 下载：0

[VHDL编程] SA_VHDL-

说明：a simple serial adder in vhdl, enjoy it
<afshin> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] conv_encoder

说明：TD-LTE中（3.1.7）咬尾卷积码编码器verilog代码-Tail-biting convolutional code encoder verilog code
<杨总> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] DSB

说明：FPGA中实现的DSB的AM调制，带Modelsim仿真，实际测试通过：载波频率，信号频率以及调制度可调。-The FPGA implemented in the DSB AM modulation with Modelsim simulation, the actual test: the carrier frequency, and modulation signal frequency is adjustable.
<王佳兴> 在 2025-01-24 上传 | 大小：1.28mb | 下载：0

[VHDL编程] FSK

说明：FPGA实现FSK调制，带Modelsim仿真，实际系统测试通过，载波信号，信号频率等可调。-FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.
<王佳兴> 在 2025-01-24 上传 | 大小：785kb | 下载：0