[VHDL编程] LCD1602时钟程序

说明：LCD1602时钟程序
<591862501@qq.com> 在 2010-11-24 上传 | 大小：3.02kb | 下载：0

[VHDL编程] spi

说明：基于verilog 的SPI实现，方便移植
<viczycn> 在 2011-03-22 上传 | 大小：3.01kb | 下载：1

[VHDL编程] 16位快速乘法器

说明：VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
<> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] 杨帆的VHDL作业

说明：带load、clr等功能的寄存器-belt load, the function clr Register
<熊辉波> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] fpga1394

说明：这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.-This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.
<吴才路> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] 一个简单的UART

说明：采用VHDL编写的一个简单的UART-using VHDL prepared a simple UART
<陈旭> 在 2025-01-28 上传 | 大小：3kb | 下载：1

[VHDL编程] fpq128

说明：自己编的一个分频器的程序模版 虽然原理很简单，经过多次实践很实用 被多次用在其它的程序中-own series of the dividers of a procedure template Although very simple principle, after repeated practice by many very practical use in other proceedings, and,
<安德森> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] 分频器FENPIN1

说明：EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency
<李培> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] Multi_SI

说明：用verilog实现的乘法器，可以综合，经过验证。-Implementation multiplication with verilog.
<yangyang> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] MATLAB

说明：Matlab code to perform fft
<LAXMAN> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] hdl

说明：一个VHDL的小文件，经过测试可以使用。-A VHDL small files, the test can use,,,,
<泽诺> 在 2025-01-28 上传 | 大小：3kb | 下载：0

[VHDL编程] MAC_TxScheduler

说明：Ethernet MAC-MII interface of Transmit
<WJT> 在 2025-01-28 上传 | 大小：3kb | 下载：0