[VHDL编程] binary_to_BCD

说明：本人编写的2进制转换为BCD码的verilog程序，绝对可用，已测试通过。-I write binary to BCD verilog program, absolutely free, have been tested.
<范志荣> 在 2025-01-28 上传 | 大小：1kb | 下载：0

[VHDL编程] elevator

说明：本人编写的verilog电梯程序，已仿真通过，欢迎大家下载学习，批评指正。-I write verilog lift procedures have been through simulation, welcome to download the study, criticism.
<范志荣> 在 2025-01-28 上传 | 大小：2kb | 下载：0

[VHDL编程] ad_ctr

说明：本人编写的ad9280控制器程序，经过硬件测试通过，欢迎大家下载学习。-I prepared ad9280 controller program, after the hardware test, welcome to download the study.
<范志荣> 在 2025-01-28 上传 | 大小：1kb | 下载：0

[VHDL编程] sdk_echo_lwip

说明：echo_server,基于xlinx的sdk编程，采用lwip完成了tcpip协议，包含完整的源代码。-echo_server, based xlinx the sdk programming, using lwip completed tcpip agreement contains the complete source code.
<chan> 在 2025-01-28 上传 | 大小：3.96mb | 下载：0

[VHDL编程] sdk_memory_test

说明：内存测试程序，包含完整的源码。在xilinx的sdk环境下运行-Memory testing procedures, including complete source code. Run under the xilinx sdk environment
<chan> 在 2025-01-28 上传 | 大小：2.33mb | 下载：0

[VHDL编程] iq_balance

说明：调整iq幅度不平衡的模块，可以解决载漏和边带问题。-Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.
<chan> 在 2025-01-28 上传 | 大小：7kb | 下载：0

[VHDL编程] socket_apps

说明：socket编程例程，在xilinx的sdk环境下实现，简单易懂，可作为设计参考-socket programming routines to achieve in the xilinx sdk environment, easy to understand, can be used as a reference design
<chan> 在 2025-01-28 上传 | 大小：34kb | 下载：0

[VHDL编程] verilog

说明：verilog课件，讲述语言的详细资料和应用，对FPgA的设计有很好的作用-verilog courseware, details about the languages ​ ​ and applications designed for FPgA have a good effect
<刘利> 在 2025-01-28 上传 | 大小：25.56mb | 下载：0

[VHDL编程] aadd4

说明：verilog 描述的超前进位加法器，速度较快，可综合-lookahead adder verilog descr iption, faster, can be integrated
<peyo> 在 2025-01-28 上传 | 大小：153kb | 下载：0

[VHDL编程] adsub4

说明：verilog编写的可综合的加减法器 速度较快-verilog written on subtraction can be integrated faster
<peyo> 在 2025-01-28 上传 | 大小：176kb | 下载：0

[VHDL编程] alu

说明：verilog 编写的 可综合的ALU单元 可执行加减与或非 5种运算-verilog prepared by the ALU unit can be integrated with non-executable plus or minus five kinds of computing
<peyo> 在 2025-01-28 上传 | 大小：354kb | 下载：0

[VHDL编程] src

说明：32位加法器,verilog HDL，初级用，-32-bit adder, verilog HDL
<ginlee> 在 2025-01-28 上传 | 大小：3kb | 下载：0