资源列表
[VHDL编程] xdlh_tlp_gen_32b
说明:详细的写出了PCIE一个TLP包头如何生成,采用synopsys公司的资料-use the synopsys INC. data write how to generate a TLP packet.<王涛> 在 2025-03-04 上传 | 大小:5kb | 下载:0
[VHDL编程] DigitalCompinacijaSimulacija
说明:It is a bridge between CPU and sensors where user can not connect sensors directly on CPU. It consumes very small number od LUTs and it is suitable for CPLD design. it works on following way, when logic detects falling e<mudel> 在 2025-03-04 上传 | 大小:5kb | 下载:0
[VHDL编程] sine_pwm_gen
说明:Sine PWM Generator for a sine frequency of 0..255Hz. Signal to a two phase mode is available-Sine PWM Generator for a sine frequency of 0..255Hz. Signal to a two phase mode is available<Alex> 在 2025-03-04 上传 | 大小:5kb | 下载:0
[VHDL编程] sdram_ctrl1
说明:基于VHDL语言,实现了sdram控制器,已经过验证可用-design for sdram control<dsj> 在 2025-03-04 上传 | 大小:5kb | 下载:0
[VHDL编程] AD9826-verilog
说明:使用Verilog编写的ad9826的控制模块-the module of ad9826 with verilog<zengshaoqing> 在 2025-03-04 上传 | 大小:5kb | 下载:1
[VHDL编程] mux_16bit_sign
说明:16位有符号和无符号乘法器FPGA源代码-16-bit signed and unsigned multiplier FPGA source code<john> 在 2025-03-04 上传 | 大小:5kb | 下载:0