[VHDL编程] exercise

说明：功能简单的测试文件,主要是对于初学者自己玩玩就好了-simple and easy
<David> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] StopWatch

说明：在Modelsim6.3c中编码，与Virtex-II Pro开发板连接实现秒表功能-In Modelsim6.3c encoding, and Virtex-II Pro development board to achieve a stopwatch function
<Wing> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] ov7602

说明：FPGA的vga显示，ise环境下，验证过好用-FPGA-vga display
<苗红松> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDLfiles

说明：this rar file includes some simple VHDL codes for students.
<saleh> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] SUANSHUJISUAN

说明：通过verilog hdl实现加法器乘法器，除法器的设计-Achieved through verilog hdl adder multiplier, divider design
<李永超> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] lab4_5

说明：用VHDL实现串行除法器，16位被除数，8位除数-Using VHDL serial divider, 16 dividend, divisor 8
<Wang Kaiyue> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] lab4_4

说明：用VHDL实现16进制到10进制以及10进制到16进制的转换-Using VHDL 16 to 229 10 to 16 hex and 10 hex hex conversion
<Wang Kaiyue> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] OV7670-initial

说明：采用OV7670获取图像，并用IIC总线传输。里面有详细解释-Image obtained using the OV7670 , and use IIC bus. There are detailed explanations
<许雷> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] seg7

说明：fpga上nios处理器avalon总线数码管驱动，包含任务逻辑，寄存器，和接口的verilog HDL描述-fpga nios processor avalon bus on digital tube driver, including the task logic, registers, and interfaces verilog HDL descr iption
<郎亚洲> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] spi_verilog

说明：使用verilog编写的spi传输模块，已经通过验证，有仿真文件，可以传输信息。-Prepared using verilog spi transmission module, has been validated with simulation files, you can transfer information.
<熊峰> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] RAMFIFO_Ctrl_LFSR

说明：RAMFIFO with LFSR Controller
<hadimk> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] echo

说明：回声抵消 verilog 语言 借鉴别人的 -echo cancel
<好大夫> 在 2025-02-02 上传 | 大小：5kb | 下载：0