资源列表
[VHDL编程] Buzzer-for-verilog
说明:在FPGA上设计实现控制蜂鸣器,程序来自实验开发,验证通过。-Designed and implemented in the FPGA to control the buzzer, the program from experimental development and validation through.<majp> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] basketball-counter
说明:篮球机分区,显示两个队的得分分为两个方向积分,每次加1或者减1-basketball counter<孟楠> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] Stepper-motor-positioning
说明:使用VHDL语言,编写的步进电机定位控制系统,-Using VHDL language, written in stepper motor positioning control system,<ludongdong> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] LCD-control-procedures
说明:使用VHDL语言,编写的LCD控制VHDL程序与仿真-Using VHDL language, prepared by the LCD control procedures and VHDL simulation<ludongdong> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] frequency_measuement
说明:通过基4-fft算法测128点频率模块,其中包含所有需要的vhd文件,但是由于最多100M内容,因而需要用到的ipcore需自己添加。-128 points frequency measurement through based4-fft method,the folder involves all .vhl file,but it don t involves the ipcore due to the100M limit.<zhao> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] FPGA---Electronic-clock
说明:FPGA中用VHDL编写24小时普通电子时钟,可实现复位,程序整体写成,没有用到例化语句。-Electronic clock<苏世峻> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] series_rxd_timing
说明:接收异步串口数据,将数据写到接收fifo中,可设置超时来接收多字节数据,当设置超时时间内未出现数据,ready信号有效,表示接收完整数据包,可从fifo中读取数据。-Receive asynchronous serial data, the data is written to the receiving fifo, you can set the timeout to receive multi-byte data, set the<ppt555> 在 2025-02-02 上传 | 大小:5kb | 下载:0