资源列表

« 1 2 ... .80 .81 .82 .83 .84 3285.86 .87 .88 .89 .90 ... 4311 »

[VHDL编程ERROR_COUNTING_BLOCK

说明:vhdl code for error counting blk in lms algorithm
<lekshmi> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程WEIGHT_UPDATE_BLOCK

说明:weight updateblock of lms algorithm
<lekshmi> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程QuadratureCounter

说明:gdf example for Quadrature Encoder Counter
<Laskowy> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程AIC23IP

说明:AIC23的IP核,提供NIOS CPU与FPGA 的通信方式-AIC23' s IP core, providing NIOS CPU means of communication with the FPGA
<eric> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程8-Bit-Up-Counter-With-Load

说明:8位计数器与负荷 -----------------------8位计数器与负荷 -8-Bit Up Counter With Load 1------------------------------------------------------- 2-- Design Name : up_counter_load 3-- File Name : up_counter_load.vhd
<王浩> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程POC

说明:基于VHDL开发POC接口代码,主要用于cpu和打印机之间的数据处理控制-VHDL code development based POC interfaces, cpu and the printer is mainly used for data processing control
<陈魁东> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程URISC

说明:一个完整的带I/O和RAM,ROM的URISC,可以完成A+B/2的运算。实际上,通过对ROM的手工编程,可以实现8为数据的加减乘除,已经更加复杂的运算。-An ultimate URISC With I/Os, a RAM, a ROM,which can complete A+ B/2 calculations. In fact, through the ROM of the manual programming, it can d
<王斌> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程Timer

说明:嵌入式系统的单片集成定时器的Verilog实现。可实现多种配置模式,可作为通用的定时器设计模板-This is a standed timer for an SOC design.It can realize multible function need to design an micro process circut
<dreamhunter> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程filter

说明:各种滤波器的源文件,供大家参考!已经测试了一下-Source files of various filters, for your reference! Have tested the look
<tingting> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程code

说明:it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit imp
<syamprasad> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程A-QuanJia-device-design

说明:一位全加器设计,,二进制设计,,同步二进制计数-A QuanJia device design
<康伟峰> 在 2025-02-02 上传 | 大小:5kb | 下载:0

[VHDL编程exp_code

说明:Hi useful exponential code in vhdl
<prakash> 在 2025-02-02 上传 | 大小:5kb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 3285.86 .87 .88 .89 .90 ... 4311 »

源码中国 www.ymcn.org