资源列表
[VHDL编程] ERROR_COUNTING_BLOCK
说明:vhdl code for error counting blk in lms algorithm<lekshmi> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] WEIGHT_UPDATE_BLOCK
说明:weight updateblock of lms algorithm<lekshmi> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] QuadratureCounter
说明:gdf example for Quadrature Encoder Counter<Laskowy> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] 8-Bit-Up-Counter-With-Load
说明:8位计数器与负荷 -----------------------8位计数器与负荷 -8-Bit Up Counter With Load 1------------------------------------------------------- 2-- Design Name : up_counter_load 3-- File Name : up_counter_load.vhd<王浩> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] Timer
说明:嵌入式系统的单片集成定时器的Verilog实现。可实现多种配置模式,可作为通用的定时器设计模板-This is a standed timer for an SOC design.It can realize multible function need to design an micro process circut<dreamhunter> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] code
说明:it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit imp<syamprasad> 在 2025-02-02 上传 | 大小:5kb | 下载:0
[VHDL编程] A-QuanJia-device-design
说明:一位全加器设计,,二进制设计,,同步二进制计数-A QuanJia device design<康伟峰> 在 2025-02-02 上传 | 大小:5kb | 下载:0