[VHDL编程] vhdl_TRAFFIC

说明：十字路口 ，交通灯， VHDL ， EDA，用MAX+PLUS2运行，-Intersections, traffic lights, VHDL, EDA, with the MAX+ PLUS2 run
<dongni> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] VC

说明：用Verilog语言实现16点的FFT运算.用Verilog语言实现16点的FFT运算。用Verilog语言实现16点的FFT运算。-Verilog language by 16 points in the FFT computation. Verilog language by 16 points in the FFT computation. Verilog language by 16 points in the FFT comp
<懂郑华> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] cpu

说明：本程序主要完成cpu的几个主功能模块的开发，开发语言为verilog硬件语言，基本能模拟cpu的核心功能！-The program mainly to complete the main features of several cpu module development, hardware development language for the verilog language, the basic core functionali
<赵洵> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] SystemVerilogAssertion

说明：SystemVerilog Assertion的应用例子。例子均在Synopsys VCS环境下编译通过。-The uploaded files are examples of Systemverilog Assertions. All of the codes are compiled successfully in Synopsys VCS environment.
<ls> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] sramceshi

说明：用VERILOG编写的测试SRAM代码，已通过板级测试，完整无误-SRAM with the VERILOG code written test, have passed the board-level test, complete and correct
<闫碎猴> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] ITI932x

说明：这是ILI9320的液晶屏驱动程序，是FPGA的驱动程序用nios ii编译的-This is ILI9320 LCD screen driver is the driver FPGA compiled by nios ii
<延寒> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] microwave

说明：这是用VHDL语言编译的微波炉控制器的源程序，供大家参考。其中包括扫描显示、计数器等部分。-This is compiled with VHDL, microwave oven controller of the source, for your reference. These include scanning display, counters and other parts.
<肖> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] submodule

说明：verilog 双模块算术平均值计算模块，子模块在时钟上升沿技术，高层模块根据当前计数值计算算数平均-verilog double module arithmetic mean calculation module, sub-module in the clock rising edge technology, high-level module is calculated based on arithmetic average of
<che> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] statemaschine

说明：5状态状态机，1为计数器，2为锁存器，3为向上加一，4为向下减3,5为停止技术在输出为10的时候-5 state state machine, 1 counter, latch 2, 3 plus one up, 4 down to minus 3,5 to stop technology, when the output is 10
<che> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] counter

说明：不同频率的两个计数器，第一个计数器向上技术，第二个当第一个计满后向下计数-Two different frequency counter, a counter up the first technical, the second when the first after the expiration of a count down
<che> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] vergleiche

说明：32为比特数据比较器，讲高电平位不断右移，直到左边全为0，右边全为1-32-bit data for the comparator, high-bit been right about, until the whole left side is 0, the right of all to 1
<che> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] cop2000

说明：模型机仿真的VHDL语言描述，在xilink9.1环境中实现。-VHDL simulation model of machine language to describe, in xilink9.1 environment implementation.
<李丽> 在 2025-04-24 上传 | 大小：5kb | 下载：0