资源列表
[VHDL编程] 9.6_PULSE_Level
说明:基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号<宁宁> 在 2025-02-03 上传 | 大小:5kb | 下载:0
[VHDL编程] verilog111
说明:verilog 的东西好好用的呢,那是verilog 学习者的必备东西哦-verilog things properly used it, it is an essential learners verilog things oh<> 在 2025-02-03 上传 | 大小:5kb | 下载:0
[VHDL编程] RAM_VHDL_34
说明:RAM之VHDL描述 RAM之VHDL描述-RAM's VHDL descr iption RAM's VHDL descr iption RAM's VH DL described in VHDL's RAM<> 在 2025-02-03 上传 | 大小:5kb | 下载:0
[VHDL编程] VHDLdesignGame
说明:用VHDl设计一个小游戏的例子,适合教学或自学使用-VHDl design with a small example of the game, suitable for use or self-teaching<xufeng> 在 2025-02-03 上传 | 大小:5kb | 下载:0
[VHDL编程] verilogzzhwfy
说明:用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2<周正华> 在 2025-02-03 上传 | 大小:5kb | 下载:1
[VHDL编程] VERILOGTIME
说明:利用10M 的时钟,设计一个单周期的周期波形-use 10M clock, the design of a single-cycle waveform cycle<周正华> 在 2025-02-03 上传 | 大小:5kb | 下载:0