[VHDL编程] 8bitsine

说明：8bit采样sine波形发生器,一共两个文件，各自用VHDL和VERILOG编写，通信开发平台专用-8bit sampling sine wave generator, a total of two papers, each with VHDL and VERILOG preparation, communications development platform dedicated
<王刚> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] verilogexperance

说明：verilog硬件描述语言进行开发的一些实际经验-Verilog hardware descr iption language for the development of some practical experience
<王磊> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] 88_arms_counter

说明：vhdl源程序,可在quartus中编辑测试，仿真。-VHDL source code can be edited in Quartus test, simulation.
<tom> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] temcon

说明：此程序用汇编语言写的，适用于51系列的单片机，程序有详细的注解。-this procedure was used assembly language and applicable to the Series 51 microcontroller, the procedures detailed footnotes.
<胡建兵> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] vhdlprogram

说明：用复杂可编程逻辑器件(CPLD)实现的数字钟控系统-with complex programmable logic devices (CPLD) with a digital clock control system
<王永> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] GenericInterruptBlock

说明：VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.-VHDL modules prepared by the interruption, is a general design, it is very easy to change your own design.
<citybus> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] detector

说明：
<123> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] LED.VHDL

说明：LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序-LED control procedures and VHDL simulation briefed on the use of FPGA LED static and dynamic significantly the figures show clock control procedures
<少龙> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] CPSK

说明：CPSK调治程序 -CPSK modulating procedures CPSK modulating procedures CPSK modulating procedures
<万金油> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] FPGA_SUM99_VHDL_SOURCE

说明：基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL-FPGA-based Direct Digital Synthesis Design and Analysis of the code procedures for VHDL code format
<莫汉伟> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] ongame

说明：一个游戏 the hardware for the game includes a number of displays, each with a button and -- a light, that each represent a bin that can store marbles (beans). -- -- The display indicates the number of marbles in eac
<李清> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] clockv

说明：使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.-use Verilog language prepared by the digital clock procedures. Schools are slow, quick school, alarm clock functions.
<刘吉> 在 2025-02-03 上传 | 大小：5kb | 下载：0