资源列表
[VHDL编程] I2C总线控制器 Xilinx提供
说明:用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助-I2C bus contrll functions implemented by Verilog HDL.<司法> 在 2025-02-03 上传 | 大小:869kb | 下载:0
[VHDL编程] 21controlFPGA
说明:21control的系列FPGA开发板原理图-21control series FPGA development board schematics<peter> 在 2025-02-03 上传 | 大小:869kb | 下载:0
[VHDL编程] ModelSim_Help
说明:介绍Modelsim下对Xilinx公司FPGA进行后仿真的流程,推荐初学者下载学习-Introduced under Modelsim Xilinx FPGA for the company after the simulation process, recommended for beginners to learn to download<中国> 在 2025-02-03 上传 | 大小:868kb | 下载:0
[VHDL编程] FPGA_constraints
说明:这是关于FPGA时序约束的文档,属于入门级介绍。在逻辑设计尤其是高速设计时,时序约束是必不可少的!-This is the documentation on the FPGA timing constraints, are entry-level introduction. High-speed logic design, especially in the design, timing constraints is essential<王> 在 2025-02-03 上传 | 大小:868kb | 下载:0
[VHDL编程] 20131010-code
说明:fx2lp 68013 xilinx XC3s400 实现slave fifo通讯,包括68013的固件以及fpga的代码(verilog)。摸了好久才调试通过的,特共享出来解救苍生!-fx2lp 68013 xilinx XC3s400 slave fifo<jianhaoran> 在 2025-02-03 上传 | 大小:868kb | 下载:0
[VHDL编程] synplify-ISE-ModelSim
说明:关于FPGA的仿真文档,使用synoplify,ise和modelsim三者联合仿真,适合初学者入门-FPGA on the simulation of the document, the use of synoplify, ise and modelsim co-simulation, suitable for beginners entry<吕攀攀> 在 2025-02-03 上传 | 大小:868kb | 下载:0