资源列表
[VHDL编程] testproject2
说明:利用VHDL编写的counter程序,基于FLIP-FLOP-Counter the use of VHDL procedures prepared, based on the FLIP-FLOP<xc> 在 2025-02-04 上传 | 大小:6kb | 下载:0
[VHDL编程] fpga-pulse_sequence
说明:pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 code.vhd 电压脉冲控制器中的脉冲运算模块 voltage2.bdf 电压脉冲控制系统-pulse_sequence.vhd pulse controller parallel light.vhd.vhd traffic<libing> 在 2025-02-04 上传 | 大小:6kb | 下载:0
[VHDL编程] fpgashixiantongxin
说明:提出了一种利用FPGA技术解决ARINC429通信的实现方案,该方案不仅使国内的ARINC429通信设备摆脱了对国外ASIC电路的依赖,还降低了设备成本,并且克服了国外ASIC电路的不足,实现了任意长度数据帧的群收和*功能,具有较好的应用前景。利用该方案研制的ARINC429数据通信卡,已成功应用于空空导弹测控设备中。 -A use of FPGA technology to solve ARINC429 Communicatio<佘斌> 在 2025-02-04 上传 | 大小:6kb | 下载:0
[VHDL编程] SHUZIMIAOBIAO
说明: 秒表的逻辑结构比较简单,它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲,除此之外,整个秒表还需要一个启动信号和一个归零信号,以便能够随时启动及停止。 秒表有六个输出显示,分别为百分之一秒,十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之对应,6个个计数器全为BCD码输出,这样便于同时显示译码器的连接。当计时达60分钟后,蜂鸣器鸣响10声。 -<朱书洪> 在 2025-02-04 上传 | 大小:6kb | 下载:0
[VHDL编程] 4Examples_VHDL
说明:vhdl的测试程序,进攻初学者使用,比较简单了,仅是测试程序。-VHDL test procedures, offensive beginners use, relatively simple, and only a test procedure.<韩风> 在 2025-02-04 上传 | 大小:6kb | 下载:0