[VHDL编程] jiaotongdeng

说明：交通灯，实现的功能：L0.0 主路红灯 L0.1 主路黄灯 L0.2 主路绿灯 L1.0 支路红灯 L1.1 支路黄灯 L1.2 支路绿灯-Traffic lights, functions: L0.0 main road red L0.1 main road yellow L0.2 main road green L1.0 slip red L1.1 slip yellow L1.2 green bra
<雷莲波> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] divider3

说明：三分频器，占空比为非50 ，仿真过，可用。-Three divider, non-duty-cycle 50 , over the simulation can be used.
<侯俊> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] 61i_async_fifo_v5_1_vhdl

说明：VHDL Code for FIFO+coregen v5.0
<rocky> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] 61i_dp_distram_v6_0_vhdl

说明：DISTRAM IN VHDL+ ISE Xilinx
<rocky> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] uart_verilog

说明：用verilog语言编写的UART通信，经过调试可用。-edited in verilog language
<gofee> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] MSP430F449_LCD_LED

说明：MSP430F449 128*64点阵液晶驱动程序-MSP430F449 128*64点阵液晶驱动程序
<> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] MSP430F449_uart

说明：MSP430F449 UART 232 操作程序-MSP430F449 UART 232 操作程序
<> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] ddr_model_c3

说明：DDR仿真模型，采用erilong语言，FPGA开发DDR控制器必备-DDR simulation module verilog
<张雪松> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] Archive

说明：几个FPGA开发板上的实验源代码，值得参考学习！-Several experiments on the FPGA Development Board source code, it is also useful to learn!
<李飞> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] Verilog_Rom

说明：the read only memory can design using the verilog in a HDL language.
<rajapraba> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] ser_deser_config.tar

说明：This is MAX9263/64 serialiser deserialiser configuration driver using i2c to uart driver. In this irq is configured using FPGA and it has to port for various interfaces properly
<Thomas> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] bsr

说明：this code is for boundary scanning which is used for the testing purpose.
<Manpreet Kaur> 在 2025-02-06 上传 | 大小：9kb | 下载：0