[VHDL编程] uart_vhdl

说明：VHDL语言的实现标准的UART串口,并可以多次例化成多串口的-The realization of VHDL language standard UART serial port
<刘宏> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] crc_verilog_xilinx

说明：CRC,对于研究通信的有重要意义.利用VERILOG实现8位，16位等CRC原理,-CRC, the study of communication are important. VERILOG to achieve the use of 8, 16, such as CRC principle,
<> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] Multi_function_waveform_generator

说明：多功能波形发生器VHDL程序与仿真.实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成各种波形的线形叠加输出。 -Multi-function waveform generator and simulation of VHDL procedures. The realization of four kinds of common sine
<> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] Uart

说明：Uart总线，VHDL语言，硬件描述语言源码-Uart bus, VHDL language, VHDL source code
< 陳皇仁> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] ele_clock

说明：时钟（时分秒LED显示） 秒表（计时） 闹钟（自动报时）-alarm clock
<冯程> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] KM

说明：vhdl code 16 bit processor
<kante> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] BasicS

说明：an example HDL-Core with any basic gates.
<Asta> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] subway

说明：地铁售票系统，基于VHDL，可实现站点设置，站点选择，选择购票数量，找零等一系列功能。-Metro ticketing system, based on VHDL, allows site settings, site selection, choose the number of tickets, Keep the change and a series of functions.
<Joseph> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] h_adder

说明：一种半加器的算法，是基于VHDL软件仿真。请大家下载参考！-A full-adder algorithm is based on the VHDL software emulation. Please download the reference!
<xiatiancc> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] modelsim_project_example.tar

说明：there are exemple in the vhdl
<tarik> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] waveform-generator-o-VHDL-program

说明：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 -Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled
<刘新> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] bcd_adder

说明：verilog code for bcd adder
<sandeep> 在 2025-02-07 上传 | 大小：10kb | 下载：0