资源列表
[VHDL编程] 16550
说明:UART16550兼容的串行通讯控制器,Verilog语言描述,采用Altera Cyclone系列芯片实现FPGA综合,因为FIFO部分利用到内部资源实现。已经在某项目中成功应用,特此推出。-UART16550 compatible serial communication controller, Verilog language descr iption, the use of Altera Cyclone series FPGA<David.Mr.Liu> 在 2025-02-07 上传 | 大小:10kb | 下载:0
[VHDL编程] xilinx_uart_vhdl
说明:这是xilinx公司的uart源代码,希望对需要的朋友有所帮助-This is the Xilinx<adsjkloi> 在 2025-02-07 上传 | 大小:10kb | 下载:0
[VHDL编程] Stage3_Library
说明:用MATLAB里的XILINX BLOCKS编写, 做嵌入式用的2个BLOCKS, 一个为除法BLOCK, 另一个为乘方BLOCK.-Using MATLAB in the XILINX BLOCKS prepared to do embedded with the 2 BLOCKS, a division BLOCK, another for the involution BLOCK.<zhang tian> 在 2025-02-07 上传 | 大小:10kb | 下载:0
[VHDL编程] manchester_verilog
说明:曼彻斯特编解码Verilog代码 非常好的 速度快,而且资源占用少。 -Manchester codec Verilog code very good speed, but also occupy less resources.<王鹏> 在 2025-02-07 上传 | 大小:10kb | 下载:0