[VHDL编程] clk

说明：通过Verilog HDL实现多功能数字时钟 开发基于FPGA DE0-Verilog HDL Verilog HDL
<左帅> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] any-fre

说明：任意分频，小数分频，计数分频的源代码，直接使用的模块，，已经在开发中使用过的IP包-Any frequency, fractional frequency count divided by the source code
<jerly> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] Part-2-DWT-haar-using-VHDL

说明：this is a code for DWT part2 in vhdl language
<thabet1983> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] pipeline_code

说明：实现了MIPS五级流水CPU,用verilog语言实现-MIPS CPU verilog
<王博千> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] cycle_code

说明：verilog实现了MIPS多周期（5周期）的CPU-verilog MIPS 5 cylce
<王博千> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] gray_data

说明：本程序可自动产生数据，存入存储器中并转化为格雷码，按时序输出。-This program can be automatically generates data such as the memory of deposit and translated into gray code, and the output time sequence.
<sun> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] hdlsrc

说明：ofdm transceiver code
<pari> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] Sdram_Control_4Port

说明：Sdram Control 4Port Sdram Control 4Port
<liuxuemin> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] DDS

说明：dds的源码，可以合成任意波形，VHDL语言-dds source, we can refer to very good
<王海发> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] MC80C7108_lcd_demo

说明：4X32 segment LCD display example
<kwon/youngil> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] code_ADS_B

说明：ADS-B发射端RS编码、成帧及相关接口控制代码，通过过板卡测试及验证！-ADS-B transmit side RS coding, framing, and interface control code, through the testing and verification of board
<wzl> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] half_adder12

说明：半加器的源代码，适合初学者上实验课时用-The source code for half adder, the experimental class for beginners on
<谢云峰> 在 2025-02-09 上传 | 大小：15kb | 下载：0