[VHDL编程] Lab3

说明：A Combinationa Divider Design in VHDL -- homework in ASIC & FPGA Design cla-A Combinationa Divider Design in VHDL-- homework in ASIC & FPGA Design class
<rusty> 在 2025-02-09 上传 | 大小：481kb | 下载：0

[VHDL编程] Lab3B

说明：A Sequential Divider Design in VHDL -- homework in ASIC & FPGA Design cla-A Sequential Divider Design in VHDL-- homework in ASIC & FPGA Design class
<rusty> 在 2025-02-09 上传 | 大小：715kb | 下载：0

[VHDL编程] spislave1

说明：SPI slave communication
<william> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] vspi

说明：比较好的一个FPGA的spi总线核-Better FPGA spi bus nuclear 。。。
<林子> 在 2025-02-09 上传 | 大小：3.27mb | 下载：0

[VHDL编程] usb_device

说明：FPGA的一种实现usb设备通用方法，是nois的下的实现。-FPGA a usb device generic nois under implementation.
<林子> 在 2025-02-09 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2_keyboard

说明：verilog hdl语言编写的实现ps2键盘的代码-ps2 keyboard verilog hdl language code
<林子> 在 2025-02-09 上传 | 大小：4kb | 下载：0

[VHDL编程] SOPC_picture

说明：基于sopc的数码相框设计，有具体的代码，操作步骤-Digital photo fr a me design based on sopc code specific steps
<liwei> 在 2025-02-09 上传 | 大小：1.35mb | 下载：0

[VHDL编程] verilog

说明：verilog hdl 写的一个串口程序，编译仿真都已经通过-the verilog hdl write a serial program, compile simulation have passed
<林子> 在 2025-02-09 上传 | 大小：9.7mb | 下载：0

[VHDL编程] tanchishe

说明：用硬件描述语言VHDL编写的小游戏，可下载到实验板上实现在8*8的点阵上的贪吃蛇游戏-Written using a hardware descr iption language VHDL game can be downloaded to the experimental board to achieve the 8* 8 dot matrix, Snake game
<王凯鹏> 在 2025-02-09 上传 | 大小：564kb | 下载：0

[VHDL编程] six-digit-counter-with-tb

说明：VHDL source code of six digit counter with testbench,with comments included
<fangshan> 在 2025-02-09 上传 | 大小：3kb | 下载：0

[VHDL编程] 16-bit-A-DCa16-bit-DAC-VHDL

说明：16-bit Analogue to Digital Converter&16-bit Digital to Analogue Converter VHDL source code.在modelsim下仿真通过-16-bit Analogue to Digital Converter & 16-bit Digital to Analogue Converter VHDL source code. Simulated in m
<fangshan> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 2-to-4-Decoder-with--Configuration

说明：2-to-4 Decoder with Testbench and Configuration This set of design units illustrates several features of the VHDL language including: Using generics to pass time delay values to design entities. Design hierarchy u
<fangshan> 在 2025-02-09 上传 | 大小：1kb | 下载：0