[VHDL编程] 9.59

说明：实现9分59秒的记时功能 当输入1Hz的脉冲时，且START置1时，能正常记时，当将RESET置1时，可以实现复位功能 当将STOP置1时，可以停止记时，记时的能记到9分59秒-9 minutes and 59 seconds to achieve when the mind functions when the input pulse 1Hz, and START is set to 1, to normal mind, an
<钟祥> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] additionneur4_bits.tar

说明：It s a VHDL code source to implement the 4 bits additionor in VHDL
<ting liu> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] 86verilog

说明：以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结
<任伟> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] DU-RAM

说明：本程序是一个双口RAM的读写程序，在很多工程中，特别是存储器中运用广泛-This program is a dual-port RAM read and write procedures, in many projects, especially the extensive use of memory
<jiankang> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] traffic-control

说明：设计一个只有四种信号灯的交通灯控制器：由一条主干道和—条支干道汇合成十字路口，在每个入口处设置红、绿、黄、左拐允许四盏信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外，左拐灯亮允许车辆向左拐弯。信号灯变换次序为：主支干道交替允许通行，主干道每次放行40s，亮5s红灯让行驶中的车辆有时间停到禁行线外，左拐放行15s，克5s红灯；支干道放行30s，亮5s黄灯，左拐放行15s，亮5s红灯……。各计时电路为倒计时
<小石头> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] src

说明：介绍uart的实际功能，用verilog详细描写了uart的功能，包括发射和接受端-Describes the actual function of uart, uart with verilog detailed descr iption of the features, including transmitting and receiving end
<fanggimin> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] FPGA-websites

说明：常用FPGA网站，国内的和国外的，比较实用。-useful FPGA websites
<张朝阳> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] lcd

说明：基于 vhdl 的 lcd 液晶屏驱动程序-lcd vhdl
<张海> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] traffic-light

说明：基于vhdl的交通灯设计 包含基础功能 led数码管显示-vhdl traffic light
<张海> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] 3Channel_CIS_Processor_with-VHDL.ZIP

说明：This usefull source for control CIS Sensor and has fallowed functions 1) Read image data frome 3channel 200dpi CIS Sensor 2)Encoder Sync Technoledge for more high resolution analiysys with shared the time divitio
<jeong> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] altera-IPCoreLicense

说明：alteraIPCoreLicense ,altrea IP和的 license。-alteraIPCoreLicense, altrea IP and the license.
<wei> 在 2025-02-09 上传 | 大小：15kb | 下载：0

[VHDL编程] MX25L6445E--Verilog--v1.18

说明：MX25L6445E开发时间，Verilog语言-MX25L6445E development time, Verilog language
<舒严> 在 2025-02-09 上传 | 大小：15kb | 下载：0