[VHDL编程] dianzizhong

说明：这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!
<刘恒辉> 在 2025-02-09 上传 | 大小：538kb | 下载：0

[VHDL编程] ethnet

说明：利用ALTERA公司Cyclone II 2C35 fpga芯片，实现以太网通信。以太网芯片为DM9000A-ALTERA companies use Cyclone II 2C35 fpga chips, Ethernet communications. Ethernet chips DM9000A
<叶志全> 在 2025-02-09 上传 | 大小：538kb | 下载：0

[VHDL编程] VHDL

说明：Very low cost, low component count charger/adapter – replaces linear transformer based solutions • Extremely simple circuit configuration designed for high volume, low cost manufacturing-Very low cost, low compone
<张海> 在 2025-02-09 上传 | 大小：538kb | 下载：0

[VHDL编程] maxii_vga

说明：vhdl编写的vga程序，本人亲自实验过，用的是altera的ep1c做的-vhdl written vga program, I personally experimented with the altera of ep1c do
<kenshin> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] 1602LCDtest

说明：1602LCD液晶显示控制的verilog源码-1602LCD LCD verilog source code control
<ilovethisgam> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] reset

说明：这是个关于同步复位和异步复位问题的探讨，最后得出同步释放，异步复位的效果最好 文件中有编好的verilog文件工程，以及仿真结果和RTL分析图，分析的很详细-This is a synchronous reset and asynchronous reset on the issue of the conclusion that synchronous release, asynchronous reset of the best
<maohuhua> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] Quartus_II_Modelsim

说明：如何在Quartus_II_里使用Modelsim，详细的讲解了！内容精简而全面！-How Quartus_II_ in use Modelsim, explained in detail! Concise and comprehensive content!
<fengxuying> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] maxii_vga

说明： 已经实现的VGA， 已经实现的VGA， -Has been achieved VGA, has been achieved VGA, has been achieved VGA, has been achieved VGA,
<dys> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] Verilog

说明：Verilog数字系统设计教程（夏宇闻）-Verilog Digita system design manual
<Nicholas> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] SystemVerilog-Industry-Support

说明：SystemVerilog Industry Support
<Christoffer> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] IDE_VHDL

说明：此代码为wishbone公司的IDE协议主机端VHDL源代码，有三个版本，实现了UDMA。版权归wishbone公司，请勿用于商业用途。-This VHDL codes with threr versions implemented IDE host protocol，supporting with UDMA。
<CHEN KANG> 在 2025-02-09 上传 | 大小：537kb | 下载：0

[VHDL编程] project_PmodKYPD

说明：用Digilent公司BASYS3开发板和PmodKYPD模块，实现对按键的检测。程序基于VIVADO 2015.4，语言为verilog。(Digilent's BASYS3 development board and PmodKYPD module are used to detect keystrokes. The program is based on VIVADO 2015.4 and the language is veri
<曹玄德> 在 2025-02-09 上传 | 大小：537kb | 下载：0