[VHDL编程] dig_pll

说明：一个简易的数字锁相环，可以产生一个与输入同频同相的输出时钟-A simple digital PLL can generate an input in phase with the same frequency output clock
<刘伟> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] FPGA_SDRAM

说明：FPGA对SDRAM的控制操作源码,用VERILOG硬件描述语言编写,包含的文件一共有:hostcont.v,inc.h,pinouts.ucf,sdram.v,top.v,tst_inc.h-Control of operation of the SDRAM FPGA source code, using VERILOG hardware descr iption language, the file contains a total
<陈维> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] Verilog

说明：各类verilog源代码 计数器，全加器，串行快等。-All verilog source code counter, adder, serial quick.
<王腾> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] lift

说明：用vhdl编写的一个简单的电梯程序，可以实现电梯功能-Vhdl prepared with a simple lift procedure, can achieve lift function
<zhijiyu> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] seg

说明：用verilog语言实现数码管控制工作，有问题可以qq咨询，516998649-use the verilog language to drive the seg
<badegg> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] RamFifoVHDL

说明：Ram Fifo Core VHDL file
<Marcos Vinícius > 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] VerilogQuickRef

说明：Verilog Quick Reference
<dskece> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] PS2_Core

说明：or1200 PS2_Core code
<sun> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] vhdlqrc

说明：VHDL QUICK REFERENCE VHDL QUICK REFERENCE
<khaled jvc> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] FIR

说明：FIR滤波器的算例，希望能对大家有帮助~-FIR filter example, I hope you can help ~
<王道> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] SampleEngine

说明：source code of sample program
<rajesh> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] RS232

说明：RS232 for pic 16f8-RS232 for pic 16f877
<Ngoc Anh> 在 2025-02-13 上传 | 大小：21kb | 下载：0