[VHDL编程] ARPTable_src

说明：本代码实现了利用SNMP修改ARP表，VC6.0环境下调试通过，可供参考-This code using SNMP modify ARP table, VC6.0 debugging environment through, for reference
<yj> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] DE2_Top

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] DigitalFilter

说明：由VHDL写的多数决定的数字滤波器！QuartusII5.0的工程文件,编译通过！-From VHDL to write the majority decision of the digital filter! QuartusII5.0 the project file, the compiler through!
<sunhao> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] DE2_Top

说明：这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的-This is a project based on the DE2 platform, suitable for beginners to learn DE2 development platform works well, is to use Verilog language
<wang> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] FPGAPROGRAMCHAPTER6

说明：FPGA开发板上写的Verilog代码： 功能是从电脑端发送一个字节，然后把它接收回来。 -FPGA development board to write the Verilog code: function is from the client computer sends a byte, and then receive it back.
<duncan> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] photo_verilog

说明：verilog开发的电子相册系统，是基于Altera的FPGA芯片和IP核的设计！-Verilog developed electronic album system is based on Altera s FPGA chip and IP core design!
<sq> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] base_fir

说明：使用verilog 写的FIR滤波器，里面并有matlab程序，是从altera官网下来的。。希望对大家游泳。-Use verilog to write the FIR filter, which have matlab and procedures, are down from the official website of the altera. . Everyone would like to swim.
<xiaoLEE> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] clock

说明：FPGA的时钟设计,源代码,很有参考价值,希望对学习FPGA设计的朋友有参考意义.-FPGA clock design, source code, a good reference, would like to learn FPGA reference design meaning friends.
<达> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] mydds_rom

说明：自己在参加altera NIOSii 软核设计大赛时编写的一个ip核，用于产生频率可调的正弦波-Their participation in the design of soft-core altera NIOSii the preparation of a competition when nuclear ip, used to generate the sine wave frequency adjustable
<刘小平> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] examples

说明：Verilong 经典例子 王金明：《Verilog HDL 程序设计教程》-Wang Jinming Verilong classic example: " Verilog HDL Design Tutorial"
<朱大海> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] servo_module_worked

说明：verilog pwm to control servo motor on quartus
<frankie> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] PWM

说明：verilog pwm to control servo motor on quartus, with microprocessor generated from sopc and connected with sram-verilog pwm to control servo motor on quartus
<frankiecoco> 在 2025-02-13 上传 | 大小：21kb | 下载：0