[VHDL编程] crc循环冗余校验

说明：
<xiaobaimama> 在 2008-07-11 上传 | 大小：21.5kb | 下载：0

[VHDL编程] 移动8位乘法器

说明：vhdl 乘法器
<fengwutianya> 在 2011-06-02 上传 | 大小：21.83kb | 下载：0

[VHDL编程] 基于FPGA的直接数字合成器设计

说明：1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC
<竺玲玲> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] 基于CPLD-FPGA的半整数分频器的设计

说明：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA-based CPLD-half FPGA integer dividers in the design, design for EDA
<胡路听> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] qam16-TX

说明：基于Altera MAX10 FPGA的QAM16发送端设计代码，其中采用了MAX10 Fir滤波器IP核。供相关设计人员参考，或者进一步咨询本人。-Based on Altera MAX10 FPGA design of QAM16 the sender code, which uses the MAX10 Fir filter IP core. Related reference for designers, or further
<zhang> 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] FIR.ip

说明：zedboard 开发板学习资料 FIR滤波器的 代码 -code to implement the FIR function on zedboard
<无尽> 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] verilog-midi-reader-master

说明：MIDI file parser that converts song and lyric data to Verilog ROM format for use on an FPGA
<小海豚> 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] vhdl__example_fza.ir

说明：useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop-useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop...
<mahdi> 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] TMC module control

说明：控制两相步进电机在不同的位置开始相应的转动(control the rotation of the step motor at different position)
<光头胡子男 > 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] cmos_i2c_ov7670

说明：完成OV7670摄像头的一个I2C协议配置，从机主机的时序读取编写功能(Complete the OV7670 camera an I2C protocol configuration, slave host timing read write function)
<子炎恋紫雪 > 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] B_G

说明：Binary To Gray Conversion
<RVGS > 在 2025-02-13 上传 | 大小：22kb | 下载：0

[VHDL编程] Package for AES-128

说明：Block mode related AES Package
<RsD > 在 2025-02-13 上传 | 大小：22kb | 下载：0