[VHDL编程] 3G--mobil

说明：3G移动终端基带信号处理器设计与实现该系统很好的实现了3G移动终端处理功能，但实际环境比仿真环境更复杂，需要给出解决办法，然后再验证。目前该方案实现了384 kb/s工作，使用3个时隙(每个时隙128 kb/s) 实现了基于高速下行分组接入(HSDPA)技术提高数据速率，它类似于WCDMA和CDMA2000标准所提供的速率。-3G mobile terminal baseband signal processor design and
<ldd> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] jiaotongdeng-

说明：普通交通灯，可以设置初始倒计时时间，用矩阵键盘设置。内涵原理图。请用proteus 7.7或者更高版本打开-Ordinary traffic lights, can set the initial countdown time, using matrix keyboard Settings. Connotation principle diagram. Please use proteus 7.7 or higher version o
<彭全飞> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] C-led-lsd

说明：LED flowing water light -led,LED flowing water light
<kobe> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] External_LCD

说明：datalogger display cource code
<a> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] examples

说明：Verilog HDL 程序设计教程；王金明-Verilog HDL programming tutorials
<沈碧云> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] clock

说明：vhdl 时钟，仿真+语句，实现简单，模块化设计-VHDL clock
<ck> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] jiaotongdeng

说明：stc89c51编写的交通灯程序并用protues仿真实现-stc89c51 write traffic light program and the protues simulation
<gaohualei> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] iic

说明：iic 通信 verilog xilinx -the iic communication Verilog xilinx
<程国苗> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] shuokongfenpin

说明：数控分频器。EDA实验设计。有详细的操作不瘦-It s important foe you!
<叶特丽> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] LDR

说明：This a LDR project. -This is a LDR project.
<Biswajit Kundu> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] vhdl-for-bluetooth

说明： bluetooth source code using soc and avr. the signal between soc and avr needs a basic rule in order to flow the signal
<Andy> 在 2025-02-13 上传 | 大小：21kb | 下载：0

[VHDL编程] BPSK

说明：Binary phase shift keying in Xilinx system generator
<girish> 在 2025-02-13 上传 | 大小：21kb | 下载：0