资源列表

« 1 2 ... .79 .80 .81 .82 .83 2884.85 .86 .87 .88 .89 ... 4311 »

[VHDL编程QPSK调制解调程序代码

说明:
<cherishqiqi> 在 2011-03-28 上传 | 大小:22kb | 下载:0

[VHDL编程Teste

说明:rsthghgsh
<joelravelli@gmail.com> 在 2011-06-22 上传 | 大小:22.61kb | 下载:0

[VHDL编程fifo的vhdl原代码

说明:本文为verilog的源代码-In this paper, the source code for Verilog
<艾霞> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程8051IP 核源代码(VHDL)

说明:8051IP 核源代码-8051IP nuclear source code
<周辉> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程wave_sin_fangbo

说明:VHDL小程序(本人的一些小成绩哦,希望对大家有帮助)-VHDL small programs (some of my small achievements Oh, we want to help)
<张玉龙> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程1

说明:设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz.(Design a timer for a
<LIMBO2K > 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程帧同步

说明:这是一个可以实现帧同步的编码,应用verilog编码(This is a coding that can implement fr a me synchronization, using Verilog coding)
<羽霜梦琳 > 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程AES 128 ECB Decryption

说明:Block mode related AES-EBC Encryption
<RsD > 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程counter_vhdl

说明:counter_verilog sur fpga
<jordra> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程8

说明:filter fir tap implementation
<rohitc234> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程dayashankar_nair_verilog_2.1.tar

说明:finitie strate machine
<daya9000> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程ds18b20

说明:ds18b20单线温度传感器驱动,可直接上板。包括工程文件。(DS18B20 single line temperature sensor drive, can be directly on the board.)
<橙子很好吃> 在 2025-02-13 上传 | 大小:23kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 2884.85 .86 .87 .88 .89 ... 4311 »

源码中国 www.ymcn.org