资源列表

« 1 2 ... .77 .78 .79 .80 .81 2882.83 .84 .85 .86 .87 ... 4311 »

[VHDL编程xor

说明:implementation of XOR gate in VHDL with rtl view and simulations
<roby> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程MAXPplus-II

说明:MAX+plus II的安装以及破解方法,和大家共享一下,有需要的拿去参考一下。-Installation as well as crack MAX+plus II, and share, there is a need to take a look.
<陈玉宝> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程keybord

说明:FPGA环境下,用VHDL语言实现键盘扫描功能。-FPGA environment, VHDL language keyboard scan function.
<吴霏羽> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程uart

说明:基于XILINX+ISE的通用串行总线设计-Design based on the Universal Serial Bus XILINX+ISE
<sun> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程bluetooth-vhdl

说明:bluetooth--vhdl源码 仅供参考 希望对大家有帮助-The bluetooth- VHDL source code we want to help! ! !
<xumeng> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程h2

说明:加法器 输入信号: 输入数实部Ra,Rb,Rc,Rd,虚部Ia,Ib,Ic,Id的数据宽度均为19位;每次向加法器阵列只能送一个操作数,包括实数R(19bit)、虚部I(19bit);操作数据a、c、b、d的顺序连续送入,在加法器列中要进行串并变换。 CP脉冲。 输出信号: 输出数实部Ra’,Rb’,Rc’,Rd’,虚部Ia’,Ib’,Ic’,Id’的数据宽度均为21位。-Adder input signal: th
<郝宁> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程keshe

说明:也许是一个比较有用的数码骰子。。经过随机数然后进行数码管显示-Perhaps a more useful digital dice. . After a random number and then the digital display
<wang> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程FPGA

说明:分频器是FPGA设计中使用频率非常高的基本设计之一,该文详细介绍了任意数分频的设计方法-Divider FPGA design is a very high frequency of use is one of the basic design, the paper details the design of any number of methods divide
<李林> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程multt

说明:该程序实现了一个16*16的乘法器,可以用作设计乘法器参考-The program implements a 16* 16 multiplier, multiplier design can be used as reference
<梅梅> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程Altera_FPGA_CPLD

说明:Altera_FPGA_CPLD学习笔记 特权整理完善-Altera_FPGA_CPLD study notes privilege perfect finishing
<灵湖仙梦> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程TrafficLight

说明:十字路*通灯VHDL实现。功能:红绿黄状态的基本转换,红绿灯时间交替变化,黄灯缓冲。-Crossroads traffic lights VHDL realization. Function: red, green and yellow state the basic conversion time alternating traffic lights, yellow cushion.
<novice> 在 2025-02-13 上传 | 大小:23kb | 下载:0

[VHDL编程code-pour-decim-poly

说明:this code is for a decimation filter with polyphase structure , so the original filter is decomposed by 5 filters which is the decimation factor in that case and each of them is selected each Fs/5
<lassana> 在 2025-02-13 上传 | 大小:23kb | 下载:0
« 1 2 ... .77 .78 .79 .80 .81 2882.83 .84 .85 .86 .87 ... 4311 »

源码中国 www.ymcn.org