[VHDL编程] bcd27seg

说明：Tranfer BCD to 7 Segs
<MrTranLam> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] test2

说明：实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -Th
<Jin> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] demo4

说明：AXI4-stream协议，用于调试，测试代码，IPcore-The AXI4-stream protocol, used to debug, test code, IPcore
<mingming> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] 1---Serial-interface-(RS-232)

说明：Verilog HDL编写的RS232通信接口，包含RS232接口通信原理解析和编程实现文档-Verilog HDL prepared by the RS232 communication interface, including RS232 interface communication principles of parsing and programming documents
<Tokeyman> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] cf_ad9129_ebz_edk_14_4_2013_03_12.tar

说明：FPGA+DDS+DAC,ADI参考设计-verification of AD9129-EVB based on FPGA
<木子> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] eth

说明：基于verilog语言的以太网接口的fpga实现，用在无线通信领域，供参考-The Ethernet interface based on verilog language fpga implementation, used in the field of wireless communications, for your reference
<小刚> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] romip2

说明：Rom design for filter Bank
<Jaydeep Parmar> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] UART6

说明：its a Universal ART code writen by VHDL
<mohamed> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] VER_I2C_EEPROM.ZIP

说明：EEPROM 的verilog仿真模型（cat24cxx系列）-verilog simulition Model of EEPROM,include cat24cxx
<kang sir> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] BCD-Counter

说明：Verilog Module for parity
<Raz> 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] spi

说明：spi原理的详细说明及verilog实现(SPI principle and its implemetation in verilog HDL)
<gentlegirl5 > 在 2025-02-13 上传 | 大小：24kb | 下载：0

[VHDL编程] fsm

说明：有限状态机fsm 二段式编写 verilog(Finite state machine, FSM, two sections, verilog)
<cadetblues > 在 2025-02-13 上传 | 大小：24kb | 下载：0