[VHDL编程] TrafficLightControler

说明：采用状态机方法设计的交通灯控制器，添加了紧急状态，并且具有时间倒计时显示功能，VHDL源代码-a traffic light controller designed by State machine , a state of emergency is added, and a time countdown display, VHDL source code
<> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] FSKPSK

说明：基于QuartusII的FSK、PSK实现，完整工程文件，下载就可以运行。-Based QuartusII of FSK, PSK implementation, complete project file, download to run.
<zyh> 在 2025-04-24 上传 | 大小：295kb | 下载：0

[VHDL编程] Altera

说明：Altera公司内部培训资料，含有多分权威PDF资料，入门提高一步到位。-Altera internal training materials, the authority of PDF data with multisection, started to improve in one step.
<zyh> 在 2025-04-24 上传 | 大小：1.7mb | 下载：0

[VHDL编程] assignment_1_part_2

说明：sample of VHDL coding
<lub> 在 2025-04-24 上传 | 大小：275kb | 下载：0

[VHDL编程] 64point_FFT

说明：64-point Pipeline FFT，包含Verilog语言编写的64点FFT运算rtl级程序以及测试程序，此外，还包含设计文档。-64-point Pipeline FFT, Verilog language includes a 64 point FFT computation rtl-level procedures and testing procedures, in addition, includes the desi
<小飞> 在 2025-04-24 上传 | 大小：1.19mb | 下载：0

[VHDL编程] cpu

说明：计算机设计与实践实验 16位cpu设计 使用用VHDL语言 -16-bit cpu design with VHDL
<yuwentao> 在 2025-04-24 上传 | 大小：1002kb | 下载：0

[VHDL编程] QuartusI_all_Licese

说明：
<肖先生> 在 2025-04-24 上传 | 大小：3.23mb | 下载：0

[VHDL编程] clock

说明：数字时钟 带数码显示 并且有异步清零的效果-shuzishizhong
<滕> 在 2025-04-24 上传 | 大小：23kb | 下载：0

[VHDL编程] modelsim-win32-6.5-se_Crack

说明：modelsim-win32-6.5-se 解破文件。 功能全。可以用到2020年。可以用于VHDL,VERILOG, system C 等模拟及混合模拟。-modelsim-win32-6.5-se solutions broken files. full loaded. expired in 2020.. Can be used for VHDL, VERILOG, system C simulation and mixed sim
<lisi> 在 2025-04-24 上传 | 大小：859kb | 下载：0

[VHDL编程] T51

说明：免费的8051 VHDL 原码。很好的风格。 完整的说明和模拟环境。 实现后的面积很小，速度很高。我比较过这个码与商业的产品， 毫不逊色，在速度上还略有优势。 验证过了串口，输出入口，定时单元及运算单元。 -Free 8051 VHDL source. Good style. Complete descr iption and simulation environment. After achieving the small size
<lisi> 在 2025-04-24 上传 | 大小：191kb | 下载：0

[VHDL编程] Audio_DAC_FIFO

说明：用于做多媒体缓存的源码 可以做整帧的缓存-SquiDeral- manipulating the cache usage of Your Audio.
<徐伟伟> 在 2025-04-24 上传 | 大小：15kb | 下载：0

[VHDL编程] qpsk_demod_use_FPGA

说明：根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能
<马文> 在 2025-04-24 上传 | 大小：63kb | 下载：0