[VHDL编程] DES

说明：DES　加密算法的实现，使用硬件描述语言VHDL编写-DES encryption algorithm realization, uses hardware descr iption language VHDL to compile
<zfhustb> 在 2025-02-14 上传 | 大小：23kb | 下载：0

[VHDL编程] QPSK2154

说明：QPSK的VERLOG源码，在MODELSIM下的一个工程，有测试向量。-QPSK VERLOG source of the MODELSIM of a project, test vector.
<刘仪> 在 2025-02-14 上传 | 大小：23kb | 下载：1

[VHDL编程] equlizer

说明：数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.-equalizer communications channel anti-inter-symbol interference an important link This is a use of the VHDL code to wri
<陈为> 在 2025-02-14 上传 | 大小：23kb | 下载：0

[VHDL编程] ICARUS

说明：FPGA 比特币挖矿机源代码.XC6SL150主芯片-FPGA CODE
<zwl> 在 2025-02-14 上传 | 大小：23kb | 下载：0

[VHDL编程] ANDOR

说明：copuertas logicas and or
<Dandelion100 > 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] 实验1

说明：用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)
<一存 > 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] Chapter4

说明：MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit ver
<Tom1215 > 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] counter

说明：1. 支持递增/递减/增减可配置 2. 支持计数器使能可配置 3. 支持8位计数器(Add mode, subtraction, add and subtract mode, hold mode)
<Coum> 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] 2bit_ecc

说明：基于BCH码的ECC纠错算法，可纠错2位错误码，供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
<一粒尘埃> 在 2025-02-14 上传 | 大小：24kb | 下载：1

[VHDL编程] programme stabilite

说明：fbdhtg gfngnhgf j mn nmj,m vgvcx
<logikooo3> 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] dayashankar_nair_verilog_2.2.tar

说明：finite state machine
<daya9000> 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] counter

说明：基于FPGA平台的，计数器的简单实现过程(Code based on FPGA, a realization of VHDL/counter)
<yida008> 在 2025-02-14 上传 | 大小：24kb | 下载：0