资源列表

« 1 2 ... .44 .45 .46 .47 .48 2849.50 .51 .52 .53 .54 ... 4311 »

[VHDL编程STRIP_READER

说明:magnetic strip reader schematics with8051
<leo> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程FILO

说明:该程序为基于Verilog实现的First In Last Out.-The program is based on Verilog implementation of First In Last Out.
<诸葛蒲登> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程ACTUAL-CODE

说明:implementation of multi channel uart
<saipraveen> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程v8_ID-12345678

说明:JLINK v8固件arm仿真器程序,直接烧写就可以-JLINK v8
<xxxxx> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程Ten-stories-written-for-programmers

说明:写给程序员的十层楼,一个牛人分享自己对程序进阶的理解。-Ten stories written for programmers, a cow share their advanced understanding of the program.
<Tea> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程lcd1602

说明:lcd1602芯片实现单片机显示 使用硬件描述语言,程序已经经过调试,可成功运行-lcd display
<lily> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程WORDFILE

说明:VHDL WILE FILE 可以在ue 通用文件-VHDL WILE FILE for ue programing
<liu> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程half_clk

说明:将clk信号进行二分频,输出频率为其一半的信号-divide
<张倩> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程Grayscale-Conversion-IP

说明:Sobel Edge Detection IP for FPGA using LABVIEW
<refaat> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程SystemVerilog

说明:比较经典实用的system verilog教程,值得参考-More classic and practical system Verilog tutorial, it is worth
<wzl> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程vds_proc

说明:某知名外企公司解禁verilog代码。主要功能是视频显示处理等控制。可以综合。-A well-known foreign companies lifted the verilog code. The main function is the video display processing and control. Can be integrated.
<fx10001> 在 2025-02-21 上传 | 大小:26kb | 下载:0

[VHDL编程ip_uart

说明:uart控制器 包含了8位收发 16位收发 以及初始化及各种中断情况的处理-uart controller contains 8 transceivers 16 transceiver as well as initialization and various interrupt handling
<赵翔龙> 在 2025-02-21 上传 | 大小:26kb | 下载:0
« 1 2 ... .44 .45 .46 .47 .48 2849.50 .51 .52 .53 .54 ... 4311 »

源码中国 www.ymcn.org