[VHDL编程] digital_filter

说明：数字滤波器VHDL源码，在matlab下仿真-Digital filter VHDL source code, under the simulation in matlab
<ltlt> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] fifos

说明：通用的ｆｉｆｏ设计，带有ｔｅｓｔｂｅｎｃｈ，和ｄｅｓｉｇｎ＿ｆｌｏｗ-Fifo generic design, with a testbench, and design_flow
<金鑫> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] nptel-cad1-04

说明：Verilog notes - Part 4 from IIT M-Verilog notes- Part 4 from IIT M
<Ammankumar> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] VHDL

说明：打开代码去掉其中的use work.butter_lib.all ，便基本可以应用-Open the code to remove the use work.butter_lib.all, it can be applied to the basic
<干璐> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] LCDcontrollerEX8S1mI5

说明：型号为EX8S1mI5L的CD的控制器程序，可以根据其改写自己的LCD代码啊-EX8S1mI5L model of the controller of the CD process can be rewritten in accordance with its own LCD code ah
<丽> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] SDRAM_VerilogCode

说明：基于FPGA的SDRAM控制器Verilog代码，开发环境为Quartus6.1，控制SDRAM实现对同一片地址先写后读。-FPGA-based SDRAM controller Verilog code, development environment for Quartus6.1, control of SDRAM to achieve the same address one after the first time to wri
<姜琰俊> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] PS2_IP_CORE

说明：该IP核是一个ps2键盘的源代码（vhdl语言）-The IP core is a ps2 keyboard source code (vhdl language)
<liushui> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] PWMnios

说明：平时自己写的 是关于sopc嵌入式的一个综合运用的小部分，大家有兴趣就-Usually write their own sopc embedded on a small portion of the integrated use, we are interested to look at the
<lj> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] VHDLWINL

说明：本文阐述了VHDL编程语言的一些容易被忽视的编程规范和细节-In this paper, VHDL programming language easily overlooked some of specifications and programming details
<zhangchen> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] fir

说明：code for fir filter see it is from altera site.-code for fir filter see it is from altera site.
<bris> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] example8

说明：本实验是点阵的汉字滚动程序，显示的一个汉字滚动程序。本例程中的汉字编码在word函数中，编码是一个“王”字。实验结果是汉字从左到右的滚动，其他的方式可以自行编程。 -This experiment is the Chinese character dot matrix rolling process, shows a Chinese rolling process. This routine in the word in the Chi
<panda> 在 2025-04-29 上传 | 大小：26kb | 下载：0

[VHDL编程] cheng1

说明：用VHDL实现十六位移位乘法器 才有移位相加法来实现-Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve
<齐娜> 在 2025-04-29 上传 | 大小：26kb | 下载：0