资源列表
[VHDL编程] 71V416_Verilog_95461
说明:SRAM IDT71V416的VerilogHDL仿真模型源码文件-SRAM IDT71V416 simulation model of the source document VerilogHDL<李云> 在 2025-02-26 上传 | 大小:40kb | 下载:0
[VHDL编程] ram_command_reading
说明:这是一个由得到的命令(地址)从RAM 中读取命令并送入一个名为FUNREG的寄存器的代码,和前面的MINICORE 可以衔接,属于mikroprogrammbar steuerwerk(可编程的控制器) 与FSM (有限状态机)构成的控制器相对-This is a get command (address) from the RAM read command and sent to a register of FUNREG code,<辛罡> 在 2025-02-26 上传 | 大小:40kb | 下载:0
[VHDL编程] all_clock_20080928.tar
说明:Vhdl cod for a clock for sp3e<Fl0rin> 在 2025-02-26 上传 | 大小:40kb | 下载:0