[VHDL编程] wendu

说明：用LCD1602显示的温度上下限可调，温度测量仪。-LCD1602 display with adjustable upper and lower limits of temperature, temperature gauges.
<林文梁> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] CRC

说明：在CPLD　或者ＦＰＧＡ中实现CRC,可以查找表方式或根据原理去实现-CPLD or FPGA CRC can lookup table according to the principle
<hudson> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] shifter

说明：本程序用于实现数据的移位操作。。。。。。 这里面的算法很重要-For data shift operation, the algorithm is very important。。。。。。。。。。。。。
<李炳旭> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] cheb_s

说明：用以滤除直流工频干扰的四阶切比雪夫高通滤波器传递函数。-four stage Chebyshev high-pass filter transfer function which is Used to filter out the DC frequency interference.
<sunny> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] 8421ma-zhuan-huan-cheng-yu-san-ma-

说明：设计一个串行的8421BCD码转换成串行余3码的逻辑系统。基本要求如下：8421码作为串行输入，余三码作为串行输出。每四个时钟周期完成一位十进制的转换；提示：从8421码到余三码的转换过程中寻找规律，继而完成状态设计过程；-Design a serial 8421BCD code to convert the serial logic systems of more than three yards. The basic require
<李> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] ofdm_demodulation

说明：OFDM的解调 VHDL实现，quartusII 7.2环境-OFDM demodulation VHDL implementation
<徐盛晨> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] epcverilogTimer

说明：用verilog编写的epc的仿真定时器。用quartus2 仿真-Epc prepared with verilog simulation timer. Simulation with quartus2
<weiyi> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] mux1_4

说明：双4选1的数据选择器 输入信号：使用按键1、2、3、4 选择信号：使用按键7、8-Dual 4-to-1 data selector input signal: use keys 1,2,3,4 select signal: use keys 7-8
<文鸿捷> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] daima

说明：32bits提前进位加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits advance carry adder verilog language, xilinx chip run through
<许阳> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] mult4x4

说明：4*4乘法器的源代码，利用FPGA的查找表实现，是数字电路和FPGA的经典乘法器源代码-4* 4 multiplier source code, FPGA lookup table to achieve classic digital circuit and FPGA multiplier source code
<冷先生> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] marso

说明：关于51单片机的实用教程，适合新手使用，有空可以看下。- i dont konw
<林志强> 在 2025-02-26 上传 | 大小：43kb | 下载：0

[VHDL编程] UDP

说明：这是用Verilog HDL编写的程序 利用UDP方法实现四位加法器-This is written in Verilog HDL programs Use UDP method four adder
<姚远> 在 2025-02-26 上传 | 大小：43kb | 下载：0