资源列表
[VHDL编程] Verilog-HDLTOP-DOWN
说明:用Verilog HDL的建模来设计一个经简化的只有八条指令、字长为一字节的RISC中央处理单元(CPU)的顶层设计。-Modeling with the Verilog HDL to design a simplified and only eight instructions, word length is a byte RISC central processing unit (CPU) of the top-level desi<刘鹏飞> 在 2025-02-26 上传 | 大小:42kb | 下载:0
[VHDL编程] ad706_7276
说明:DA7276 的verilog 代码,时序还算精准,可直接复制使用-DA7276 of the verilog code, timing still accurate, can be directly copied using<huangying> 在 2025-02-26 上传 | 大小:42kb | 下载:0
[VHDL编程] VHDL-control-programe
说明:VHDL 数字控制系统设计的软件库,这里包含了该书全套的代码,可为初学者学习参考用-VHDL design of digital control system and software library, contains a book full of code that can be used as a reference for beginners to learn<张华> 在 2025-02-26 上传 | 大小:42kb | 下载:0
[VHDL编程] ex5_LCD_Ellipse
说明:用凌阳61实现lcd几何图形显示,在splc501显示器上实现汉字圆和汉字的叠加显示-Achieved with the Sunplus 61 lcd display geometry, to achieve the splc501 display Chinese characters and Chinese characters superimposed circular display<叶缺> 在 2025-02-26 上传 | 大小:42kb | 下载:0
[VHDL编程] simulation_Text_Access
说明:基于VHDL的仿真simulation激励,读取Text IO文件中的bin类型文件中的二进制数,作为仿真激励。-VHDL Read bin type file。<孙佳宇> 在 2025-02-26 上传 | 大小:42kb | 下载:0
[VHDL编程] COUNT_ASYNC_4SUB
说明:4位异步二进制减法计数器,利用QUARTUS II 9的CPLD/FPGA-4bit_count_asyn_sub<gaojiwei> 在 2025-02-26 上传 | 大小:42kb | 下载:0
[VHDL编程] shuzizhong
说明:简易数字频率计 交通灯控制器 抢答器 课程设计ppt-A digital clock design<xiaomu> 在 2025-02-26 上传 | 大小:42kb | 下载:0