资源列表
[VHDL编程] ModelSimSimulateCPU
说明:应用VHDL编写程序, 利用ModelSim仿真CPU-Application of VHDL programming, using ModelSim simulation CPU<hjy> 在 2025-03-01 上传 | 大小:56kb | 下载:0
[VHDL编程] MotorRecorder
说明:汽车行驶状态记录仪,使用单片机和CPLD开发,稍加修改即可用于实践,具有很高的工程指导价值和现实推广前景-State car logger, use the MCU and CPLD development, a little modification can be used in practice, a high value engineering and practical guidance to promote the prosp<ltj> 在 2025-03-01 上传 | 大小:56kb | 下载:0
[VHDL编程] clkdivverilog
说明:使用verilog 计数50次 实现50分频,以此类推,分频器-clkdiv using verilog,<sui> 在 2025-03-01 上传 | 大小:57kb | 下载:0
[VHDL编程] Demultiplexing-200-MHz-Data-Streams
说明:Modern serial data protocols (e.g., FireWire, SONET, ATM, T4) sometimes require clocks that are faster than maximum FPGA global clock speeds. To solve this problem, the incoming clock (200 MHz in the example be<kiam> 在 2025-03-01 上传 | 大小:57kb | 下载:0
[VHDL编程] CCIR656-encoder
说明:a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the resulting waveform-a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the re<kevin> 在 2025-03-01 上传 | 大小:57kb | 下载:0
[VHDL编程] 二进制码变换单元设计
说明:该份实验报告是利用Verilog语言实现二进制码变换单元的设计(The experimental report is the use of Verilog language binary code conversion unit design)<suesue > 在 2025-03-01 上传 | 大小:57kb | 下载:0