[VHDL编程] PS_2

说明：时钟为50MHz的 可以用的,在fpga开发板上测试过的，可以直接拿来当做模块用-Clock to 50MHz . can be used
<jay> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] ds18b20_seg7

说明：基于 FPGA+ds18b20 温度计 设计 一ds18b20接受 数据 以数码管 显示温度-Designed based on FPGA+ Ds18b20 thermometer ds18b20 accept the data to the digital display temperature
<季阳阳> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] DVF

说明：分频器设计,用vhdl语言进行描述，主要解决分频器-DVF
<方锦跃> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] eetop.cn_vgachar

说明：对于初学者来说，FPGA的VGA显示，非常的基础，本文就介绍了，其基本用法。-For starters, the FPGA' s VGA display, the very basis of this paper, the basic usage.
<夏建龙> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] ICAD

说明：基于verilog的A/D采样控制电路设计，包括代码和仿真图像-Verilog based on the A/D sampling control circuit design, including code and simulation images
<李阳> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] ca03

说明：Floating Point Arithmetic lecture notes. It includes floating point arithmetic design for CPU. Also, it mentions about which standarts are used. And IEEE standart for floating point arithmetic also in there.
<niziplimali> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] OLED_on_ZedBoard-master

说明：开发板zedboard上的OLED的控制，采用开发工具ise，熟悉OLED的工作原理，推荐给大家-Control board zedboard on OLED development, the use of development tools ise, familiar OLED works, recommend it to everyone
<成功> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] CAN-BUS-with-Verilog

说明：CAN 总线的verilog是实现与设计 很好的资料-implementation of can bus use verilog
<李研> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] VHDL

说明：时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
<lh> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] Verilog-example

说明：Verilog 编程事例，8个章节，详细介绍-Verilog example
<秦纳> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] BShifter23_Left

说明：barrel shifter that can be use to shift data in one clock on the other hand with latency equal 1.
<mojtaba> 在 2025-03-06 上传 | 大小：77kb | 下载：0

[VHDL编程] inputPinsTest.tar

说明：Verilog example of a program that test the input and outputs pins FPGA by making them 1 and 0 in a specific time. Implemmented in FPGA Nexys3-Verilog example of a program that test the input and outputs pins FPGA by mak
<yunacu> 在 2025-03-06 上传 | 大小：77kb | 下载：0