资源列表
[VHDL编程] VerilogHDL_training
说明:verilog基础练习,介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation<flyer> 在 2025-03-06 上传 | 大小:77kb | 下载:0
[VHDL编程] Verilog
说明:这是verilog的练习题,希望帮助学习erilog的同学已经学者-This is a Verilog the exercises, in order to help students learn erilog have scholars<linsicheng> 在 2025-03-06 上传 | 大小:77kb | 下载:0
[VHDL编程] UDasyncounter
说明:Up-down Asynchronous counter in Behavioral Model<Rahul> 在 2025-03-06 上传 | 大小:77kb | 下载:0
[VHDL编程] Verilog_HDL_Exercises
说明:提供了verilog编程的例子,并进行了详细的分析,适合初学者-Verilog provides programming examples, and has done a detailed analysis, suitable for beginners<wangdan> 在 2025-03-06 上传 | 大小:77kb | 下载:0
[VHDL编程] Component_instanlations
说明:This an example for component_instanlations in VHDL languege-This is an example for component_instanlations in VHDL languege<Hung> 在 2025-03-06 上传 | 大小:78kb | 下载:0
[VHDL编程] Convolution
说明:卷积程序的Verilog程序,实现卷积功能(Convolution program Verilog program to achieve convolution function)<Guo Site > 在 2025-03-06 上传 | 大小:78kb | 下载:0
[VHDL编程] pipeline_adder
说明:用于快速计算32位加法,共分5级锁存器,4个8位加法器(pipeline_adder it helps you to add 32 bits swiftly if you need more information,may call me by the website account,it's really helpful)<Joker13213 > 在 2025-03-06 上传 | 大小:78kb | 下载:0
[VHDL编程] cpu自制入门代码AZPR_RTL
说明:CPU自制入门代码..............(CPU DIY ............)<dastudio> 在 2025-03-06 上传 | 大小:78kb | 下载:0