[VHDL编程] simple_cpu

说明：初学cpu结构的很好的verilog代码的示例，适合初学者-novice cpu structure of the good verilog code examples for beginners
<mapleni> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] 8bit_MCU

说明：8BIT MCU 的VERILOG代码实现，具有一定的参考价值-8BIT MCU verilog code realized, with some reference value
<李书鹏> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] pcm(8)

说明：语音编码的VHDL源码,已经调试通过.压缩文件中包括调试过程代码.-speech coding VHDL source code, debugging has been adopted. Compressed files to include debugging code.
<zhangruqi> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] adder_Xilinx_Spartan_3

说明：这是个基于 Xilinx Spartan3 的加法器，利用Verilog语言编写，对于EDA初学者来说有一定的参考价值。 -This is based on the Xilinx Spartan3 Adder, Verilog language use, EDA newcomer has some reference value.
<tangxiaobin> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] riscmcu

说明：精简CPU设计，需要的可以下来看看,是VERILOG语言写的-streamlined CPU design, the need to be down look at the language is written in verilog
<磊> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] pwm1

说明：xilinx设计并完成一个10位的D/F转换器，输入的数字量分别由按键K1,K2来调节，其中K1完成加1功能，而K2则完成减1功能，并把转换的结构西哦女冠到BUZZ蜂鸣器上。-Xilinx design and complete a 10-bit D/F converter, the digital input from the keys K1, K2 to regulate, including the completion of p
<haolj> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] 1

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第一章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the first chapter
<徐振华> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] simplecpu

说明：介绍使用VHDL设计一个简单cpu，文档包含说明文档，对vhdl的学习非常有用。-On the use of VHDL to design a simple cpu, document contains documentation of VHDL study very useful.
<林小彬> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] dianziqin_VHDL

说明：八音自动播放电子琴设计，包含详细的程序，注释，原理图等-Autoplay octave flower design, contains detailed procedures, notes, schematics, etc.
<wang> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] cpld-pwm

说明：基于cpld的pwm控制设计 采用vhdl.verilog语言设计 对大家比较有用-CPLD-based control design uses the pwm design vhdl.verilog language more useful for everyone
<emily> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] clock

说明：dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
<pp> 在 2025-03-06 上传 | 大小：78kb | 下载：0

[VHDL编程] Binary_VGA_Controller

说明：de2 vga控制器，也可用于其他板子开发-de2 vga controller board can also be used for other development
<陈斌> 在 2025-03-06 上传 | 大小：78kb | 下载：0