[VHDL编程] counter16

说明：一个verilog源代码，作用是计数器的建模。-A verilog source code, the role of the counter model.
<PUDN_CHEN> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] qts_qii54004

说明：ALtera Corpartion handbook for SOPC builder
<Mejdi> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] vga

说明：一个关于VGA的VHDL实例，对于VHDL语言的学习者很有帮助。-On the VHDL examples VGA, for very helpful VHDL language learners.
<dalchan> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] mux1bit

说明：A Mux to One Bit, written in VHDL.
<Matheus> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] PetaLinux_Bootloader_Solutions

说明：A bootloader is required to bring up an FPGA-based Linux system from a power-on or reset. PetaLinux offers a pre-packaged, dual-phase bootloader solution, specially developed and customised for FPGA-based embedded Linux
<打狗队> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] db15-vga-pinout_files

说明：vhdl code for using lcd in a fpga project
<Sara> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] LogicLock

说明： logiclock功能演示 用vhdl语言编写 quartus环境实现-logiclock functional demo vhdl language environment for realization of quartus
<PETER> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] Behaviour

说明：这是一个使用VHDL编写的8051的CPLD行为代码,-there are several modules for 8051 MCU wrote by VHDL
<sam > 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] gateclockexcursionanalysis

说明：门控时钟与时钟偏移分析，详解门控时钟偏移的产生和解决办法。-Gated clock and clock skew analysis Xiangjie gated clock skew of the generation and solution.
<杰夫> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] yanshi

说明：给予VHDL的延时函数 是简单的开始时间的延时-VHDL delay to the start of the function is a simple time delay
<李建兵> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] VGACTL

说明：VGA VHDL VIDEO CONTROLLER
<T#$$> 在 2025-03-07 上传 | 大小：83kb | 下载：0

[VHDL编程] SPIVerilogHDL

说明：SPI协议Verilog HDL程序包用Verilog语言实现fpga模拟实现spi协议功能-fpga-spi-verilog
<zhn> 在 2025-03-07 上传 | 大小：83kb | 下载：0