资源列表
[VHDL编程] Verilog_HDL
说明：基于Verilog_HDL的异步FIFO设计与实现，详细的步骤接收以及相应的代码，非常实用-Based on Verilog_HDL asynchronous FIFO design and implementation, as well as detailed steps to receive the corresponding code, very useful<虎斑兜兰> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] EP2C5_EP2C8
说明：EPC25_EPC28_FPGA开发板原理图，FPGA的最小系统设计，对于初学者学习FPGA有很大的帮助-EPC25_EPC28_FPGA development board schematics, the minimum system design of the FPGA for beginners to learn FPGA a great help<xiaofulong> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] NB3000_Bouncing_Balls
说明：altium affichage for lcd tft fpga 3-altium affichage for lcd tft fpga 3000<Abdi> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] VHDL-counter
说明：在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。 下面我们介绍分频器的VHDL描述，在源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。 -In digital circuits, and often need high frequency clock divider operating in lower frequency clock s<zhanghua> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] RS232_control
说明：RS232通信的设计和验证-RS232 communication design and verification<吴江波> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] Verilog_HDL
说明：很不错的verilog资料 希望对你有帮助-Verilog very good information hope to help you<林畅> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] sale_newspaper
说明：该程序实现了自动售报纸的机器，能够自动找零，输入的硬币有1、2、5分三种，报纸每份5分。-The program has realized automatic sell newspaper machine, automatically change, input COINS have 1, 2, 5 points three, newspapers every 5 minutes.<张明涛> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] 8.22-出租车计价器VHDL程序与仿真
说明：出租车计价器VHDL程序与仿真,文件是word文件,里面有源程序，程序说明，以及仿真结果图。-Taximeter procedures and VHDL simulation, the file is a word file inside the source code, program descr iption, and the simulation results in Fig.<张林> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] VHDL-and-Verilog-code
说明：82个逻辑器件的VHDL和Verilog源码实例，可直接使用。-VHDL and Verilog source code examples of the 82 logic devices can be used directly.<ll> 在 2025-03-09 上传 | 大小：84kb | 下载：0
[VHDL编程] chuankoushoufa
说明：接收代码: 对接收数据的采样频率：16X9600HZ 接收代码编写思路： 首先判断起始位,没有数据传输时，起始位为“1”的状态，当有数据时起始位为“0”。因为采样的频率是通信频率的16倍，所以当连续8次（数据位正中间）采集为“0”时就认为是有数据到来。那么可以开始采集数据位，以后每隔16个脉冲采集一个数据（每个数据的正中央，不易发生畸变的部分），连续采样8次，即完成数据位的采集。最后实现串并转换。如此重复即可。（因为通信已经<ran feng> 在 2025-03-09 上传 | 大小：84kb | 下载：0