资源列表

« 1 2 ... .36 .37 .38 .39 .40 2441.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程raksd

说明:assignment ramrameshrahul
<ramu> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程GPIO

说明:GPIO 详细介绍书籍,很适合工程设计人员-gpio book,useful for engineer
<陈凯> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程jianpancaomiao

说明:经过对系统做需求分析,详细功能设计、编码,模块连接,并利用FPGA实现相应的功能,经过波形仿真、下载调试,验证了设计方案的可行性及实现方法的有效性,基本实现了系统的要求。-Microwave controller system is a utility-type system that includes not only the function of simple operation, but also good effect of
<仇斌杰> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程LED-RTC

说明:用于LCD显示的类,可控制显示的方向、速率等,绝对好-good to study LCD
<杨选文> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程digital_clock_top

说明:vhdl实现数字钟的开发,并在DE-2板子上实现,可调时、调分-VHDL realize the development of digital clock , the platform is DE-2 board,which can Regulation time and minite
<张恒毅> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程i_2_c_Proteus

说明:在Proteus中进行I2C通信协议的仿真-In the Proteus in the I2C communication protocol simulation
<张三> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程Synplify

说明:Synplify快速入门的内部资料,是学习Synplify的好资料-The Synplify s QuickStart internal information, is learning the Synplify good information
<liguohui> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程8.16

说明:功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。 -Function: Cymometer. Automatically according to seven decimal counting results, dynamic display automatically select valid data- 4 4. Decimal point
<陈伟杰> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程EASYFPGA

说明:easyfpga的核心办及开发板的电路图,可以让需要的朋友借鉴下-easyfpga core Office and development board schematics, a friend in need can learn from the next
<胡杨> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程fpga2

说明:FPGA学习的非常好的资料,希望广大朋友都可以学习学习啊-FPGA to learn very good information, I hope our friends can learn ah
<任新> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程2stOTA

说明:带米勒补偿效应的二级运算放大器实现电路图,CMOS-Two operational amplifiers with Miller compensation effect achieved schematics, CMOS
<zzt> 在 2025-03-12 上传 | 大小:98kb | 下载:0

[VHDL编程quanjiaqi

说明:此程序是用VHDL语言描写的全加器程序,从顶层开始设计的-This procedure is described using VHDL full adder program, designed to start from the top
<魏银玲> 在 2025-03-12 上传 | 大小:98kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 2441.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org