[VHDL编程] EfficientSynthesizableFiniteStateMachineDesignusin

说明：高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计-Efficient Synthesizable Finite State Machine Design using NC-Verilog
<terry> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] Vexamples4th

说明：very much verilog code for the beginner
<Nguyen Tien Dung> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] Decoder

说明：This a verilog file which is used as a decoder-This is a verilog file which is used as a decoder
<hungnguyen> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] VHDL

说明：VHDL的语言要素-VHDL的语言要素
<王涛> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] counter-CPLD

说明：CPLD学习，用VHDL,应用EPM7032,一个138，373和273的例程-CPLD study, using VHDL, application EPM7032, one of the routines 138,373, and 273
<YAN> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] syn-fifo-verilog

说明：用verilog语言写的同步FIFO设计源代码。-The source codes for syn-fifo using verilog language.
<runxin218> 在 2025-03-12 上传 | 大小：98kb | 下载：1

[VHDL编程] SRAM_2

说明：fpga(veriloh hdl)编写的SDRAM程序 -fpga(veriloh hdl)SDRAM
<SHIGANG> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] Frequencycounterprogramdesignandsimulation

说明：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的-Frequency counter. With 4-bit display that can automatically count the results of seven decimal automatically select a valid data
<zhangyu> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] count

说明：一种计数器的FPGA的verilog源程序和仿真图谱-A kind of counter verilog source code and simulation of FPGA-map
<王腾> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] subtracter_4

说明：好还是verilog，现在你记忆可以，是关于FPGA的设计-Good or verilog, now you can remember, is the design on the FPGA
<杨希> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] Logicunit

说明：可控制的逻辑运算单元，包括加法减法逻辑与逻辑异或-Logical unit can be controlled, including the addition or subtraction logic and logic different
<李灵宇> 在 2025-03-12 上传 | 大小：98kb | 下载：0

[VHDL编程] MAXplusII

说明：maxplus2 功能图标 是你更清楚更加熟悉的使用maxplus2-maxplus2
<thuwudi> 在 2025-03-12 上传 | 大小：98kb | 下载：0